портів список декодер програму в Verilog

[estradasphere]

привіт,

Чи можете ви сказати мені, будь ласка, як визначити список портів у каденцію?Я написав невелику програму декодер Verilog в такт, але без успіху, тому що порт список не вдається.Спасибо заранее.

 

[news]

NickShih umieścił w bazie HWBOT wynik OC nowego procesora Intela o symbolu Core i7 4790K z rodziny Devil's Canyon. Po wyłączeniu funkcji Turbo, odłączeniu połowy rdzeni , podniesieniu mnożnika do 70 i napięcia do 1,792V udało się osiągnąć taktowanie na poziomie 7GHz. Oczywiście tak mocno podkręcony układ był chłodzony przez bardzo wydajny system z ...

Read more...

 

[aji_vlsi]

estradasphere пише:

привіт,Чи можете ви сказати мені, будь ласка, як визначити список портів у каденцію?
Я написав невелику програму декодер Verilog в такт, але без успіху, тому що порт список не вдається.
Спасибо заранее.

 

[estradasphere]

Verilog коду я писав може бути зібраний по ISE без будь-яких проблем.Все, що я хочу знати, як створити список портів в такт,

 

[iamchine]

Привіт,
Ви повинні визначити порт інформацію в Verilog код введення / виведення / INOUT тільки.Ви повинні розміщувати Деталі Помилки або ваш RTL код, щоб отримати більше відповідей.

BR,
iamchine

 

[viv_1005]

Не могли б ви докладніше вашу проблему?

 

[AlexWan]

Привіт estradasphere,

Прохання докладно описати вашу інформацію про код і інструменті.

 

[amaccormack]

Існує не є "інструментом педалі": каденція постачальника.Каденції зробити багато різних інструментів: які з них ви намагаєтеся скористатися?Яка команда введення, щоб почати її?

Я підозрюю, що вам може означати, що ви створили в Verilog зору дизайну Framework 2 та інструмент повідомляє, що воно не збігається з символом зору: це правильно?Може бути, ви не вказуючи розрядної ширини порти правильно.