плаваючих також PAD ОУР проблема?

[gsheng]

коли PD / ND режимі, є два шляхи з панелі, щоб VDD,
(1) PAD-> n-МОП-> VSS-> VSS ОУР BUS-> до Vdd Vss NMOS (або діод) -> Vdd;
(2) PAD-> Foating свердловина PMOS -> Vdd;
Я не знаю, який шлях є основним шляхом.Чи шляху 2 існує?

 

[sunking]

Чому б не додати PMOS для заряду від панелі, щоб Vdd?

 

[gsheng]

Оскільки PAD подібний 3.3V torlance 5V PAD.Додано через 2 години 5 хвилин:Ми не можемо з'єднатися тільки частина PMOS до основних VDD.В іншому випадку це буде leackage через juntcion діод.

 

[Baiyawfan]

Я думаю, якщо PAD має negtive напруга ОУР, то шлях (1) є активною, в іншому випадку, якщо позитивні напруги, шлях (2) є активним, правильно?

 

[Ranier]

У разі терпимим I / O (плавуча споруда nWell), немає шляху прокладки до VDD.

таким шляхом (1) є лише доступні.

 

[gsheng]

Ranier пише:

У разі терпимим I / O (плавуча споруда nWell), немає шляху прокладки до VDD.таким шляхом (1) є лише доступні.