петлі фазового автопідстроювання про dejitter

D

ddt694

Guest
Привіт, всіх друзів в одному з моєї конструкції, я отримав PSK начальника станції "сигналу і даних годин був recoveried. Але recoveried даних годин не відповідають системним вимогам. Годинники outpout від демодулятора повинен бути дуже низьким фазовим шумом, скажімо, 130dBc/Hz на 100 Гц. Отже, я використовую другої фази автопідстроювання частоти і низької OCVCXO фазового шуму на відновлення синхронізації отримав годинник. Але я знаю, що виграш свого роду фазовий детектор я повинен використовувати. АПД серії або LMX чіпи серії синтезатор частоти можуть бути використані для проектування синтезатора частоти, але ці детектори крайового типу може бути не влаштовує в разі еталонних годин не висока S / N. Є ексклюзивним-АБО тип детектора більш fitable? Проблема в тому, що крім HC4046, Є не інші високі продуктивність чіпів фази детектор для використання в бізнесі. Або, я повинен був використовувати CPLD чіп для розробки фазовий детектор? Спасибі
 
Більшість людей просто квадратні до низьких частот синусоїдальної хвилі з логікою ворота. ACT сімейства CMOS є низьке ворота фазового шуму.
 
Привіт, крім логіки ворота, чи є інші detctor фази в наявності? те, що я знаю тільки hc4046 і ne56x серії. спасибі
 
Перегрін Полу дійсно є деякі хороші PLL / фази чіпів dectector .... дивитися на ш * w.psemi.com або, може бути, ви могли б просто використовувати лінійний тип фазового детектора, як балансні змішувач ringdiode. Це дуже низьким рівнем шумів теж! / WebDog
 
Привіт, коли я використовую виключає АБО тип детектора, петля легко бути в закритому, а й використовувати FPD крайового типу, цикл дуже важко бути в закритому і тремтіння вихідного сигналу великий. може кілька друзів пояснити? спасибі
 

Welcome to EDABoard.com

Sponsor

Back
Top