G
Guest
Guest
Привіт всім,
Який найкращий шлях, при цьому близько VHDL кодування для FPGA і, не знаючи мети пристрою (Atmel, actel, @ ltera і т.д.).В даний час я намагаюся не використовувати постачальників конкретних бібліотек, макроси і instantiations примітиви, як я знаю, що це не буде працювати, якщо в кінці кінців я цільового проектування на те, що я не думаю, не на початку.
Це також дає мені проблеми, як мені потрібно, щоб написати все з нуля і оптимізація не може бути найкращим чином, як код не архітектурою конкретного пристрою.
Я також запустити три Синтезатори Леонардо Synplify Pro і XST бути впевнений жоден з них frowns на код, і вона є прийнятною для всіх на мене впевненість рівні.
Які інші методи можуть бути використані з метою переконатися, що код є прийнятним з великою кількістю пристроїв продавців?
Спасибо,
Затримка (затримка технології)
Який найкращий шлях, при цьому близько VHDL кодування для FPGA і, не знаючи мети пристрою (Atmel, actel, @ ltera і т.д.).В даний час я намагаюся не використовувати постачальників конкретних бібліотек, макроси і instantiations примітиви, як я знаю, що це не буде працювати, якщо в кінці кінців я цільового проектування на те, що я не думаю, не на початку.
Це також дає мені проблеми, як мені потрібно, щоб написати все з нуля і оптимізація не може бути найкращим чином, як код не архітектурою конкретного пристрою.
Я також запустити три Синтезатори Леонардо Synplify Pro і XST бути впевнений жоден з них frowns на код, і вона є прийнятною для всіх на мене впевненість рівні.
Які інші методи можуть бути використані з метою переконатися, що код є прийнятним з великою кількістю пристроїв продавців?
Спасибо,
Затримка (затримка технології)