основні сумніви

[vinodkumar]

Привіт друзі, я був основним сумніви WHT різниця в floorplanning і placement.plz реагувати.

до побачення

 

[roy_ece]

привіт,
Поверх планування стосується розташування модулів і важко макросів (якщо є) у ядрі.
Розміщення стосується розміщення stanadrd клітин, що знаходяться в модуль в центральній частині району.

 

[kumar_eee]

Floorplanning засобів організації модулі, як ARM ядра DSP ядра, пам'яті і т.д..в конкретних місцях Втч він повинен бути зроблений для оптимізації області та затримки ...

Розміщення описується ур ур розміщення std.cells (І ворота або ворота &...) в окремий модуль ...

 

[vinodkumar]

Привіт друзі, я пережив кілька книг і WHT я розумію, floorplanning це зробити, перш ніж placement.during розміщення фазі повної інформації блоків г відомо, списку з'єднань, верстка, взаємозв'язку etc.where в ході floorplanning не повної інформації про район, проводки площі та ін
тобто floorplanning організації гнучких блоків, де, як розміщення організації фіксованих блоків.до побачення

 

[vreddy]

План = дизайнер вирішує, як жорсткий макроси (RAM, ROM, спогади) г розташованих на різних кутах основного ...
Її зробили перед розміщенням ..
Powerplanning також включені в нього що робиться з більш розрахунків ....

Розміщення = Розміщення ставить верхнього модуля на ядро, яке складається зі стандартних елементів (NAND, NOR,. І т.д.)

Якщо хоч що більше, дайте мені знати

 

[nav_vlsi]

Насправді в План етапі ми намагаємося, щоб вивчити різні possiblities розміщення жорсткого макросу.після декількох випробувань ми отримаємо приблизне уявлення про те, як зберегти жорсткий макроси, щоб ми отримати оптимальну площу, це план етап, на якому, як розміщення фактичної фазі, де ви реалізуєте свій план.

 

[vinodkumar]

Привіт
я судив книги Naveed sherwani.ebook є на цьому сайті.

до побачення

 

[urslen]

include

Типові цілі
включають розміщення

Minimizing the total wirelength, or the sum of the length of all the wires in the design, is the primary objective of most existing placers.

Усього wirelength: Зведення до мінімуму
загального wirelength, або сума довжини всіх проводів в розробці, є головною метою більшості існуючих розсипах.Це не тільки допомагає мінімізувати розмір чіпа і, отже, витрат, але також зводить до мінімуму затримки і влади, які пропорційні довжини дроту і wirelength квадрат відповідно.The clock cycle of a chip is determined by the delay of its longest path, usually referred to as the critical path.

Строки:
такт мікросхеми визначається за затримки його довгий шлях, як правило, називають критичного шляху.З огляду на технічні характеристики, розсипних повинні забезпечити, щоб шлях не існує, але із затримкою перевищує максимального значення, вказаного затримки.While it is necessary to minimize the total wirelength to meet the total routing resources, it is also necessary to meet the routing resources within various local regions of the chip s core area.

Затори:
В той час як необхідно звести до мінімуму загальне wirelength для покриття всієї суми коштів маршрутизації, необхідно також, щоб задовольнити маршрутизації ресурсів в рамках різних локальних областей площі чіпа з основною.Перевантажених регіоні може призвести до надмірно маршрутизації обхідних шляхів.Power minimization typically involves distributing the locations of cell components so as to reduce the overall power consumption, alleviate hot spots, and smooth temperature gradients.

Потужність:
державою мінімізації як правило, передбачає розподіл місць клітинних компонентів, з тим щоб зменшити загальне енергоспоживання, зменшити "гарячих точках", а також плавний градієнт температури.
Друга мета є мінімізація часу виконання розміщення. [/ B]