S
shitansh
Guest
Привіт,
Чи може одна забезпечити який-небудь матеріальній або документів, пов'язаних з низьким ASIC RTL дизайн влади.
На мою необхідно, мені треба працювати на малій потужності RTL дизайн, де я повинен примірник деякій мірі область перетину клітин в існуючих RTL і писати обмежити файл VCS (інструмент моделювання синопсис) для ведення належної перевірки цих клітин.
Чекаю Вашої відповіді,
Спасибі,
Shitansh Vaghela
Чи може одна забезпечити який-небудь матеріальній або документів, пов'язаних з низьким ASIC RTL дизайн влади.
На мою необхідно, мені треба працювати на малій потужності RTL дизайн, де я повинен примірник деякій мірі область перетину клітин в існуючих RTL і писати обмежити файл VCS (інструмент моделювання синопсис) для ведення належної перевірки цих клітин.
Чекаю Вашої відповіді,
Спасибі,
Shitansh Vaghela