коду для цифрової затримки автопідстроювання частоти

[Blowfish]

Хай,
Мені потрібно VHDL / Verilog коди для всіх цифрових затримка автопідстроювання частоти, з будь-якої простої архітектури, яка може працювати на кількох МГц частота або веб-сайт, матеріали (PDF).
20 очок за хороший код

 

[Blowfish]

Привіт,

Чи може одна відправити мені Концепція "Всі цифрові затримки автопідстроювання частоти", а також, якщо ви працювали на ній робити надішліть мені ваші коди (VHDL / Verilog), так що я можу зрозуміти його легко.

Всі цифрові затримки автопідстроювання частоти (ADDLL) складається з цілого
1.Phase детектора
2.digtially контрольованої блок затримки (яка включає в себе штраф одиниця грубої затримкою).
3.digital контролера для створення цифрового кодового позначення.
4.Buffers.

 

[rakesh_aadhimoolam]

Чи не код, але liitle Інформація про DLL ....

http://www.eetimes.com/isd/cover_story/OEG20010328S0051
Вибачте, але Ви повинні увійти для перегляду цієї прихильності

 

[rakesh_aadhimoolam]

Існує дуже хороший розділ (з прикладами) на всіх
цифровий PLL в наступні книги:

Роланд Е. Кращі
Phase-Locked Loops.Дизайн, моделювання і додатків.
ISBN 0-07-134903-0

 

[Guru59]

Навіть мені треба код для DLL або ADPLL.

PLZ будь-якому ЗАВАНТАЖИТИ

спасибо

 

[Blowfish]

Привіт,

Я вже бачив, але це не сильно допоможе, як мені потрібно знати про цифровий (або всі цифрові) затримка автопідстроювання частоти (DLL). Вона містить VCDL (керовані напругою лінії затримки) для аналогових DLL і DCDL (з цифровим керуванням, затримка лінія) для цифрових DLL, замість VCO (керовані напругою осцилятора).

Мені необхідно знати більш точну інформацію.

 

[jilinhai2002]

Я кодексу DPLL, не DLL.
jilinhai2002 (AT) 126.com

 

[blueseatears]

Привіт, jilinhai2002:
U можуть ділити між собою DPLL, або ми можемо обмінюватися
STH необхідно для U?PLZ!
daheiguo (AT) gmail.com