T
twlin1
Guest
Я розумію, що напівцілим дільника 1,5 по схемі вище. Я даю 600 МГц входу, а потім я отримую 398 ~ 404MHz. Навіть я оптимізувати логіку затримки, я можу тільки отримати 399,8 ~ 400.2MHz в заздалегідь моделювання. Існує ще 0,1% зміни частоти. Я також намагаюся схема нижче. Але я гірше зміна частоти. Чи є "зміна частоти" слабкість "напівцілим дільник" у порівнянні з дільника interger? Або є надійний спосіб реалізувати 1,5 дільника? [COLOR = "Silver"]