заряд конструкція насоса

P

processor_ds

Guest
Я хочу розробити заряду насос для PLL Я хочу знати, як визначити цінність джерел струму
фазовий детектор постійна = I / (2 * PI)
це значення поточного джерела це я

PLZ допомогти
thnx

 
Можна модель PLL на шляху до digial PD:
PD ChargePump Прибуток = I/2PI

Він
у стані середньої моделювання методом, що припускає використання імпульсу до esimate середньої амплітуди сигналу, як практикується в силовий електроніці.Припустимо високочастотних компонентів будуть заповнені --- як в цьому випадку навантаження шапка заряду насоса.

Quantitively, ви можете зробити це до тих пір, поки ваші PLL BW нижче 1 / 5 від перевізника у відповідності з частотою F. Гарнер.

За високі BW вище 1 / 5, вам необхідно перейти в дискретно часу моделювання зробити моделювання.Краще документ Z домену модель я знайшов це один опубліковані більш ніж 10 років тому одним IEEE життя співвітчизників з UC-Ірвін.А останнім часом результати, перевірити документи, Майкл Perrott з MIT.

 
У подякувати за допомогу ур
в BW з PLL я дизайну становить 1 / 10 reffernce Частота
fref = 80MHz та зашморги смуга шириною близько 8MHz
У подякувати за документи о з аналіз

 
Для заряду насосного струму, В ринком, багато ICs використанням 5mA або 10mA.Нова мікросхема має вбудований нові регістри, які можуть вибрати заряду punp поточні розробки для різних петлі часу.

 
Якщо BW тільки 1 / 10 вихідної моделі,
будь ласка, ваш фазі маржа з природною затримкою з сепаратора.Будь ласка, майте на увазі, що Divider робить точні посилання 1 годину затримки, перш ніж будь-які зміни частоти на VCO, як на етапі детектора.Це може бути siginificant на 1 / 10.

 
про IC
в ринок в I donot використовувати їх причину і розробити комплексний частоті synthiszer,
тому я хочу знати, як оцінити chagre насос нинішньої приступити до розробки петлі фільтр

 
Привіт,

Хто-небудь знає, як модель ведення CLK джерело джитер з шумом, заснована на реальних кристалу?

З петельок BW дизайн PLL залежить від характеристик шуму з VCO
І введення посилання.Щоб оптимізувати цикл розробки домогтися низької джитер PLL, деякі реальні кількості близько вхідний посиланням джитер,
фазовий шум, RMS джитер ...і
т.д. не потрібно.

Будь-які зауваження / пропозиції можна тільки вітати.

Спасибо

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Посмішка" border="0" />sunjimmy

 
Привіт Processor_ds,

Якщо ви створили комплексний PLL є наступне пропозиція:

1.Оцінка необхідного фазового шуму.Від вашого VCO отримати можна обчислити еквівалентну щільність напруги шуму на вході в VCO.Це співпадає з еквівалентом шуму резистора.Якщо ви хочете, щоб пасивний фільтр петлі близько 20% від totall з смуги фазового шуму внесок пасивний фільтр петлі повинні мати рівноцінну шуму резистори 1 / 5 від VCO.Це ваш миритися серії резистори від пасивного петля фільтра.Якщо вам потрібна конкретна пропускання можна обчислити потрібно насос заряду струму.

У цьому випадку ви можете в повній мірі визначити всі параметри з одного інтеграції.

 
Ніцца ідея про VCO шуму та пасивний фільтр петлі, я постараюсь це
thanku rfsystem

з приводу низького фазового шуму PLL, широкий діапазон PLL є гарним прикладом того, яким чином оптимізувати цикл смуга шириною отримати гарну ефективність фазового шуму, але це вимагає використання високих частот reffernce

 
Підвищення BW для зниження загального шуму потужність синтезатора є можливий шлях.Існує оптимальний.Ось де, як правило, квартира галасу помноженим посилання перетинаються 1 / ж з VCO.У період з PN отримує bumpie.З точки зору маржі етапі 1 / 10, а не тупик.Але посилання
ін'єкцій піднімається з-за невідповідності пульсу і якщо ви за допомогою сигма-дельта в
сум'яття харчування з швидким збільшенням частоти.

Так що в дійсності ви отримуєте набагато більше змінних.Спробуйте використовувати EXEL власними розрахунками керувати всі рішення.

 
Привіт, rfsystem
Ви сказали "на дільник робить точні посилання 1 годину затримки, перш ніж будь-які зміни частоти на VCO, як на етапі детектора. Це може бути siginificant в 1 / 10".
Як ми можемо аналізувати цей феномен у зашморгу PLL трансформувати функцію?

 
Підвищення BW для зниження загального шуму потужність синтезатора є можливий шлях.Існує оптимальний.Ось де, як правило, квартира галасу помноженим посилання перетинаються 1 / ж з VCO.У період з PN отримує bumpie.З точки зору маржі етапі 1 / 10, а не тупик.Але посилання
ін'єкцій піднімається з-за невідповідності пульсу і якщо ви за допомогою сигма-дельта в
сум'яття харчування з швидким збільшенням частоти.

надати відношенню до цих параметрів

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top