запит щодо шляхів багаторежимних

J

jjean

Guest
У мене є питання щодо мультіціклов paths.Consider наступний сценарій.

Існує список шляху між двома тригерів синхронізований ж clock.The шляху списку займає більш ніж 5 години cycles.To працювати в такій ситуації,

1) у розробці, ми вводимо регістр зсуву, з тим щоб захопити частоту флопе є лише кожні 6 годинами cycle.Also дані запущений тільки кожен 6 годинами cycle.The відповідне обмеження:
set_multicycle_path-Setup 6-від Rega до regB
set_multicycle_path утримуйте 5-від Rega до regB

Отже, ось, дані початку і захопив тільки кожен шостий такт.

Моє питання, як альтернатива, ми можемо зробити наступні речі?

2) регістра зсуву видалені, з тим щоб захопити флопе отримує кожну частоту годинник cycle.The такі обмеження встановлено:
set_multicycle_path-Setup 6-від Rega до regB
set_multicycle_path-Hold-від 0 до Rega regB
Крім того, дані запускається кожен такт.
Ось що буває, що: За перші п'ять тактів у захопленні годинник дані не captured.After, що кожен захоплення годинники захоплює нові data.So перевагою є те, що ми можемо ефективно використовувати кожен тактовий цикл запуску та збору даних.
Будь ласка, виправте моє розуміння відносно другого варіанту.

Спасибі,
Жан

 
Завдання № 2 є те, що ваш STA буде проходити, але ви ще дані можуть бути неправильно, тому що це частоті кожні години ще.Якщо в потоці вниз флоп тільки захопивши дані кожні 6 годин я думаю, що ти в біді.Додано через 3 хвилини:Забудьте мого попереднього відповіді.Якщо дані з 6 годин, щоб дістатися до наступної флоп в будь-якому випадку, ви повинні бути добре.

 
Привіт Жан

Я думаю, ви не зможете отримати очікуваний результат.
По-перше, ми повинні розуміти, що multicycles: це нахиляє закінчити в один такт.Forexample: 6cycles.
означають, що потрібно чекати 6-цикли захоплення гребінь результатом використання regB.Але перш ніж ви отримаєте такий результат, необхідно стійке введення гребінь логіки.тобто з 1-6-му циклі циклі ви не можете змінити вихід Рег.oherwise гребінь між Rega і regB не отримали правильний результат.право?

Ви можете думати сценарій гребінь між Rega і regB це гадюка логіки, і в кожному циклі, гадюка може завершити додати 1 біту, але якщо ви зміните вхід суматора до фінішу все кроці ви отримали несподівану суму.

Спасибо
littlebu

 

Welcome to EDABoard.com

Sponsor

Back
Top