C
choodzik
Guest
привіт
Мене звати Петро, і тепер я намагаюся отримати деякі документи і книги, які можуть допомогти мені в моїй темі магістра.
Ось воноТема
Дуже висока частота дискретизації специфікацію рівня Шифтери2 Вимоги
Низька напруга високої напруги (L2H) і високої напруги з низькою напругою (H2L) вибірка вимогам рівня перемикання:
а) технологія: TSMC 0.18u, Standard CMOS, 1 поле 4 тонкого металу, стандартна V в низькій напрузі і PMOS NMOS, стандартна V в PMOS високої напруги і NMOS, unsalicided поле резисторів, паразитарні PNP 5x5 BJT, паразитарні метал метал (пальцем або пластини) Конденсатори доступні.Ніякі інші пристрої можна використовувати і в дизайні.
б) повністю інтегровані, ніяких зовнішніх компонентів або напруга / струм видань.
с) Напруга живлення: низька напруга живлення dvdd = 1.8V / - 10%, високої напруги харчування AVDD = 3.3V / - 10%.
д) відбір проб годинник від dvdd домену напруги в обох L2H і H2L, що живуть менш ніж 150PS 10% -90% приросту / падіння часу і 40% -60% робочого циклу.Тактова частота становить від 0Гц до 1 ГГц.Рівень перемикання слід завантажити з тактового сигналу не більше 10FF ємності.Не допускається резистивної навантаженні.
е) зсуву рівня вхідного сигналу одного складу КМОП з 10% -90% приросту / падіння часу менше, ніж 150PS.Напруга рівнями є: dvdd у разі L2H і AVDD у разі H2L.Рівень перемикання має завантажити дані з сигналу не більше 10FF ємності.Не допускається резистивної навантаженні.Дані повинні бути вибірку по фронту і в годинах.Чи не скидається сигналу потрібно, але воно може бути включено в дизайні.
F) Рівень перемикання мають дві окремі складу відповідно додаткові (прямі і перевернуті) виходи.Прямі і перевернуті вихідного сигналу точки хреста повинна бути дорівнює половині живлення / - 20% з ємнісний навантаженням відповідність до 2% точністю.Напруга рівнями є: AVDD у разі L2H і dvdd у разі H2L.Рівень перемикання повинна під'їхати до 50fF навантаженні менш 150PS 10% -90% зростання і спаду.
г) як установка і провести час з повагою до годинника край (50% від dvdd) повинна бути не нижче 200PS.
ч) в припущенні ідеальної вибірки години, введення даних повазі установки і проводити раз, некоррелірованнимі позитивні і негативні пропозиції (як і dvdd AVDD) 100mV PK-PK шум - тремтіння висновок повинен бути нижче 30ps PK-PK вимірюється за 128 біт даних ПСП .30ps PK-PK значення повинні бути включені всі джерела джіттера.
3 Обсяг робіт
а) вивчити кілька топології схеми в тому числі:
- Запропонувати методологію зіставлення різних топологій схем,
- З пропонованої методології порівняти споживання енергії, області (може бути тільки оцінка) і тремтіння кожної схеми топології,
- Показати, як розміри транзисторів кожного з пропонованих топології вплинуть на споживання енергії, площі і тремтіння.
б) Запропонувати методологію перевірки схеми використання SPICE моделювання та випробування прототипу чіпа.
C) Виберіть один із пропонованих топологіях, розробка його структури та виконання повного
Перевірка в моделюванні SPICE PVT у всіх кутах (у тому числі посаду макет моделювання)У мене є багато articules від IEEE.org але я хотів би вас запитати про ваших думок і mybe можливо досвід у проектуванні такого роду схемах
Особливо мені хотілося б в трей оптимізувати схеми щодо НДП (потужність затримки продукту) і тремтіння, але я не отримав так багато матеріалів, як зробити це з допомогою HSPICEВелике спасибі за будь-яку допомогу
greeeeetz
Мене звати Петро, і тепер я намагаюся отримати деякі документи і книги, які можуть допомогти мені в моїй темі магістра.
Ось воноТема
Дуже висока частота дискретизації специфікацію рівня Шифтери2 Вимоги
Низька напруга високої напруги (L2H) і високої напруги з низькою напругою (H2L) вибірка вимогам рівня перемикання:
а) технологія: TSMC 0.18u, Standard CMOS, 1 поле 4 тонкого металу, стандартна V в низькій напрузі і PMOS NMOS, стандартна V в PMOS високої напруги і NMOS, unsalicided поле резисторів, паразитарні PNP 5x5 BJT, паразитарні метал метал (пальцем або пластини) Конденсатори доступні.Ніякі інші пристрої можна використовувати і в дизайні.
б) повністю інтегровані, ніяких зовнішніх компонентів або напруга / струм видань.
с) Напруга живлення: низька напруга живлення dvdd = 1.8V / - 10%, високої напруги харчування AVDD = 3.3V / - 10%.
д) відбір проб годинник від dvdd домену напруги в обох L2H і H2L, що живуть менш ніж 150PS 10% -90% приросту / падіння часу і 40% -60% робочого циклу.Тактова частота становить від 0Гц до 1 ГГц.Рівень перемикання слід завантажити з тактового сигналу не більше 10FF ємності.Не допускається резистивної навантаженні.
е) зсуву рівня вхідного сигналу одного складу КМОП з 10% -90% приросту / падіння часу менше, ніж 150PS.Напруга рівнями є: dvdd у разі L2H і AVDD у разі H2L.Рівень перемикання має завантажити дані з сигналу не більше 10FF ємності.Не допускається резистивної навантаженні.Дані повинні бути вибірку по фронту і в годинах.Чи не скидається сигналу потрібно, але воно може бути включено в дизайні.
F) Рівень перемикання мають дві окремі складу відповідно додаткові (прямі і перевернуті) виходи.Прямі і перевернуті вихідного сигналу точки хреста повинна бути дорівнює половині живлення / - 20% з ємнісний навантаженням відповідність до 2% точністю.Напруга рівнями є: AVDD у разі L2H і dvdd у разі H2L.Рівень перемикання повинна під'їхати до 50fF навантаженні менш 150PS 10% -90% зростання і спаду.
г) як установка і провести час з повагою до годинника край (50% від dvdd) повинна бути не нижче 200PS.
ч) в припущенні ідеальної вибірки години, введення даних повазі установки і проводити раз, некоррелірованнимі позитивні і негативні пропозиції (як і dvdd AVDD) 100mV PK-PK шум - тремтіння висновок повинен бути нижче 30ps PK-PK вимірюється за 128 біт даних ПСП .30ps PK-PK значення повинні бути включені всі джерела джіттера.
3 Обсяг робіт
а) вивчити кілька топології схеми в тому числі:
- Запропонувати методологію зіставлення різних топологій схем,
- З пропонованої методології порівняти споживання енергії, області (може бути тільки оцінка) і тремтіння кожної схеми топології,
- Показати, як розміри транзисторів кожного з пропонованих топології вплинуть на споживання енергії, площі і тремтіння.
б) Запропонувати методологію перевірки схеми використання SPICE моделювання та випробування прототипу чіпа.
C) Виберіть один із пропонованих топологіях, розробка його структури та виконання повного
Перевірка в моделюванні SPICE PVT у всіх кутах (у тому числі посаду макет моделювання)У мене є багато articules від IEEE.org але я хотів би вас запитати про ваших думок і mybe можливо досвід у проектуванні такого роду схемах
Особливо мені хотілося б в трей оптимізувати схеми щодо НДП (потужність затримки продукту) і тремтіння, але я не отримав так багато матеріалів, як зробити це з допомогою HSPICEВелике спасибі за будь-яку допомогу
greeeeetz