дизайн настройка схеми ІК-фільтра?

[hsez]

Привіт всім, я проектування КМОП нижніх filter.Because смуги пропускання вхідного сигналу менше 2МГц, я вибираю активного фільтра RC типу.4 фільтру порядку може бути побудовано два каскадних biquad блоків, кожен biquad містить два повних диференційоване використання OPA.I ємність масиву контрольованих 4 біта цифрового сигналу fullfill 5% precision.Now Проблема полягає в тому, щоб розробити налаштування фільтра block.Scarcely Книги розповідають про фільтр tuning.So despaired.Maybe вони думають, фільтр повинен бути на борту не на чіпі.RC зміною є важливою річчю в фільтри IC, це дійсно непокоїть me.Can будь-якому рекомендувати мене деякі корисні документи або дайте мені tips.Thanks багато.

 

[hsez]

vrs007,
як ваші документи useful.The перший більш цікаві, а я думав
використання Cap масив замість резистора array.The Другий документ є якоюсь складною, і я прочитав її більше.
большое спасибо.

 

[vrs007]

Другий фактично використовує Cap банк та налаштування логіки