дизайн конвеєрний АЦП

[Guest]

Тому що конвеєрний АЦП останній етап не може бути виправлена цифровим, то слід використовувати спеціальні методи для вирішення?Чи є хто знаючи, як це зробити?У дисертації в Берклі Або, він не згадував про це?Або немає необхідності робити це?

 

[Ezt]

Привіт.
Як ви знаєте, помилки і шум цей останній етап буде розділений на цілий отримати на попередніх етапах, щоб мати вхідний згадані помилки або шум.Отже, її дизайн буде дуже розслабитися.Зазвичай ми припускаємо, що цей етап не містить помилки на всіх.

be degraded dramatically.

Але якщо це припущення не стосується, було б помилкою в LSB остаточний номер випуску і загальна SNDR не буде
різко деградував.Це основна причина, що ніхто не говорить про методологію останній стадії проектування.

Привіт,
Ezt

 

[Guest]

Ezt,

Спасибо.Однак, якщо останній біт не виправити, буде DNL більше 1bit.Які промислові люди думають із цього приводу?

Ціна

 

[Guest]

Просто помістіть його на гору, щоб привернути більше уваги.

 

[talama]

Привіт
Я хочу, щоб передавати інформацію з ADXL202 до ПК, я не можу зрозуміти АЦП AVR, тому я хочу, щоб допомогти цій проблемі

 

[schwang1970]

Сью тільки прості флеш АЦП, точність останній стадії деградації.Перший етап є найважливішим.

 

[carlyou]

Ezt, якщо я хочу зробити 10bit, 100Mbps трубопроводу ADC системного проектування, на рівні системи, з чого почати і які параметри повинні бути прийняті до уваги?
Карл