.......... дизайн з Multi-RAM під МРОТ 130nm процес

J

jeacky

Guest
Привіт, друзі

на prsent, у нас є проект ASIC використання МРОТ 130nm процес, ciucuit багато оперативної пам'яті (№ 200 capacity.4K), хтось може дати пораду в FE і ВЕ дизайн міркування?спасибо!

Ми здійснюємо 130nm ASIC Design по-перше.Лі 130nm 180nm проектування та дизайн мають велику різницю в дизайні ІЦ?У чому різниця між ними у виробленні процедури?Спасибо большое!

 
<a href="http://www.komputerswiat.pl/nowosci/sprzet/2010/34/iphone-4-bez-simlocka-juz-w-polsce-zobacz-ile-kosztuje.aspx"> <img align="left" src="http://www.komputerswiat.pl/media/2010/237/1357759/iphone4-polandflag-ZAJ.jpg" /></a> Polska premiera najnowszego iPhona już w piątek. Oficjalna cena? Bez komentarza…<img width='1' height='1' src='http://rss.feedsportal.com/c/32559/f/491281/s/d1c0d84/mf.gif' border='0'/><br/><br/><a href="http://da.feedsportal.com/r/78868715006/u/0/f/491281/c/32559/s/219942276/a2.htm"><img src="http://da.feedsportal.com/r/78868715006/u/0/f/491281/c/32559/s/219942276/a2.img" border="0"/></a>

Read more...
 
побудувати 5-10 суб-блоків.
Це буде зробити набагато простіше дизайн

 
Завдяки papertiger!

але в цей час наші алгоритми вирішення цілого блоку пам'яті, як побудувати 5-10 блоками?

Як розташування до цього типу ciuciut?будь-які керівні вказівки?

 
Чи є інструмент для resonence tunnaling діода заснована desegn

 

Welcome to EDABoard.com

Sponsor

Back
Top