дві години, як дізнатися, яка частота вище?

L

littlefield

Guest
2:00, один clocka, інший clockb я не знаю, частота їх, якщо частота clocka вище, ніж у clockb, вихід 1 ", як це здійснити в Verilog?
 
рахунок зростання краю кожного годинник. Перший досягти заданого лічильника високій частоті. Там можуть бути й інші способи, але це повинно працювати, і якщо ви знайомі з основами Verilog вона повинна бути легкою, щоб код.
 
є вихідний регістр або комбінація вихід? якщо реєстр продукції, що годинник я повинен вибрати? якщо комбінація висновок, то він є глюк
 
Привіт ... думаю, що моє рішення може бути простим ... у н-розрядний лічильник для годинника ... почати як лічильники в той же час ... всякий раз, коли відбувається переповнювання в одному з обнулення лічильника і лічильників ... colck що призводить до переповнення є найшвидшим ... це переповнення може бути використаний для встановлення тригера, щоб швидше години стане відомо, поки інший відбувається переповнювання ...
 
Ніцца lordsathish ідея, Але не ви думаєте тис. Рішення багато області споживання рішення?
 
[Цитата = master_picengineer] Nice lordsathish ідея, Але не ви думаєте тис. Рішення багато області споживання рішення? [/ Цитата] є кращий спосіб, який споживає меншу площу ...?
 
Найпростіший Метод є використанням фазового детектора
 
створити 2 лічильника, не кажучи лічильник рахувати до 10 (або будь-якої номер, але повинна перевищувати 2 годин, так як 2 не може Тригер в той же час), а потім порівняти 2 лічильника вихідне значення для визначення, які 1 більше. якщо (clka'event і clka = 1), то cntra
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top