в каскадних кілька етапів SH в конвеєрних АЦП

M

moisiad

Guest
Привіт усім

Я розробив зразки & провести етап 8bit ADC трубопровід, який володіє дуже хорошим поведінкою.Однак у випадку, коли я каскад кілька етапів, щоб зрозуміти, АЦП, вихід кожного етапу стає дуже погано (великі шипи, немає правильних параметрів у деяких випадках).
Я припускаю, що це з-за звинувачень, які, переходячи від одного етапу до іншого, тому що немає будь-які буфером між каскадами.
Лі кожен з вас помітили таку проблему?У вас є щось запропонувати?

Спасибо

 
це diffcult сказати.багато хто з них можуть викликати ті: такі як схеми структури, прем'єр-міністр OPA, Simulator settting і т. д.

 
Привіт sunking

Я повинен погодитися, що досить важко вказати, що не так, навіть не бачачи схеми топології.

Однак те, що здається мені дивним є те, що навіть якщо операційні підсилювачі добре розроблена (ПМ = 60, посилення 70dB, осідаючи час = 14ns) і зразків і проведення схемою (з Бейкер - CMOS змішаних сигналів Circuit Design, pp.355) працює досить добре, коли воно веде тільки ємнісний навантаженням (я навіть вдалося отримати трикутник Vin-Vout характеристика), коли він їздить на етапі SH спотвореннями на виході.

Тому що в мене немає досвіду в трубопроводі АЦП, я був би вдячний, якщо хтось коли-небудь виступити з такою ж проблемою, яка unfortunattely не написано в книгах і документах (наскільки я знаю)

Спасибо за ваш час

 

Welcome to EDABoard.com

Sponsor

Back
Top