K
konkon
Guest
Я займаюся дизайном POR з роздільником забороненої + резистор + компаратор + затримки. Як вихід із забороненої зони майже 0 при VDD низька, тому що не буде імпульс скидання, який не потребує. хто може мені допомогти? або відправити мені IEEE робіт по потужності на скидання зі мною? мою адресу електронної пошти: tomsoya922@yahoo.com.cn спасибі заздалегідь!