влади на скидання (POR) дизайн на чіпі

K

konkon

Guest
Я займаюся дизайном POR з роздільником забороненої + резистор + компаратор + затримки. Як вихід із забороненої зони майже 0 при VDD низька, тому що не буде імпульс скидання, який не потребує. хто може мені допомогти? або відправити мені IEEE робіт по потужності на скидання зі мною? мою адресу електронної пошти: tomsoya922@yahoo.com.cn спасибі заздалегідь!
 
Ваша схема роботи, як це? Коли VDD починають отримувати все вище і вище, забороненої нормально працювати, після того, Пор приступити до роботи, то чіп приступити до роботи. Якщо ваш чіп працюватиме, як це, ви можете використовувати ваші власні ідеї.
 
і необхідність додаткових "грубої" Пор (в порівнянні з УР "забороненої ПК", що є точною ПК) ЦКТ який буде функціонувати при забороненої зони не працює. і остаточний сигнал POR є поєднання (груба ПК) * (точне POR)
 

Welcome to EDABoard.com

Sponsor

Back
Top