W
well
Guest
Я використовував NC-Verilog5.1 для імітації IP-Альтера (DDR2 контролером, використовуйте quartus9.0 для генерації), але encouter помилковим: ncvlog: * E, UMGENE (altera_mf.v, 23972 | 5): 'endgenerate ", як очікується, [12.1.3 (IE EE 2001)]. Я вважаю це помилковим з файлу altear_mf.v, файл, використовуваний генерувати. як показано нижче: генерація, якщо (глибина <3) починається завжди @ (posedge CLK або negedge reset_n) починати якщо (reset_n == 0) дрег