безкоштовні інструменти SystemVerilog

[Mike_D]

Чи є безкоштовні інструменти, які підтримують SystemVerilog? Я шукаю в САПР і методів проектування на роботі (на щастя, починаючи з майже чистого аркуша), і принаймні для перевірки SystemVerilog здається, робити майже все, що я шукаю (обмеження випадкового, затвердження і т.д.). Я міг би отримати EVAL копію Квесту або Aldec, але так як він за такий короткий період часу я хочу, щоб краще зрозуміти мову першого, так що я можу EVAL інструмент не langauge себе. Я не на 100% впевнений, що я хочу, щоб нас, що маршрут ще, і вартість Різниця величезна. Спасибі, Майк

 

[stevenlee]

Модель сим

 

[Mike_D]

Ну, я шукав безкоштовно (принаймні, в пиві, якщо не F / OSS). І Квесту те, що наставник називає їх високої версії кінці ModelSim тепер, ModelSim SE не має повну підтримку SystemVerilog testbenches або затвердження.