Як "bufif0" і "bufif1" в HDL Verilog створити попередження у синтезі?

[jadedfox]

яким в Verilog HDL "bufif0" "bufif1" створює попередження в синтезі? коли можна / потрібно їх використовувати, щоб уникнути попередження?

 

[jadedfox]

[Цитата = jadedfox] Як же в Verilog HDL "bufif0" "bufif1" створює попередження в синтезі? коли можна / потрібно їх використовувати, щоб уникнути попередження? [/ цитата] будь-який з ....