Як я можу побудувати платформу для практикуючих Verilog або VHDL

[Guest]

Привіт, всі
Я навчанні мікроелектроніки.
Нещодавно я дізнався Verilog та VHDL, але я ранку unfirmliar з розвитком
інструментів.Я хочу, платформу, яка може моделювання, sythesis з коду RTL до воріт Netlist рівні і контролю.
Я думаю, practisice важливо.але як я можу побудувати цю практику envionment?pehaps це занадто просте запитання, вибачте мене, бо я beginer.Будь-які консультації appreciat.Велике спасибі.

 

[tom123]

Чу (в) RTU, II платформи ПЛІС та ModelSim симулятор хороший момент почати вивчати

Verilog або VHDL мова, тому що вони легкі для навчання і досить потужний.

Або пише:

Привіт, всі

Я навчанні мікроелектроніки.

Нещодавно я дізнався Verilog та VHDL, але я ранку unfirmliar з розвитком

інструментів.
Я хочу, платформу, яка може моделювання, sythesis з коду RTL до воріт Netlist рівні і контролю.

Я думаю, practisice важливо.
але як я можу побудувати цю практику envionment?
pehaps це занадто просте запитання, вибачте мене, бо я beginer.
Будь-які консультації appreciat.
Велике спасибі.

 

[Realtek]

нових хлопець просто хочу робити практиці
Я пропоную
1.Use $ ynplify для перегляду THW результаті синтезу (РС).
Модель 2.use $ ім до моделювання (PC бази).
3.read продав (Verilog / VHDL) частини.