G
Guest
Guest
Привіт, всі
Я навчанні мікроелектроніки.
Нещодавно я дізнався Verilog та VHDL, але я ранку unfirmliar з розвитком
інструментів.Я хочу, платформу, яка може моделювання, sythesis з коду RTL до воріт Netlist рівні і контролю.
Я думаю, practisice важливо.але як я можу побудувати цю практику envionment?pehaps це занадто просте запитання, вибачте мене, бо я beginer.Будь-які консультації appreciat.Велике спасибі.
Я навчанні мікроелектроніки.
Нещодавно я дізнався Verilog та VHDL, але я ранку unfirmliar з розвитком
інструментів.Я хочу, платформу, яка може моделювання, sythesis з коду RTL до воріт Netlist рівні і контролю.
Я думаю, practisice важливо.але як я можу побудувати цю практику envionment?pehaps це занадто просте запитання, вибачте мене, бо я beginer.Будь-які консультації appreciat.Велике спасибі.