Як створити HSPICE Netlist??

[etrobin]

Здравствуйте, все,

Я хотів би знати, як створити Netlist HSPICE (. SP) Якщо я правильно зрозумів бібліотеку & моделлю за це??Те, що я хочу зробити, це запустити перехідних аналіз деяких схем Verilog Netlist які використовувалися для пост-моделювання!Більш того, якщо я запускаю HSPICE вхідні схему, чи можу я отримав той же аналіз в реальному чіпі??
Дякуємо Вам за радять!

etrobin

 

[news]

Dziś Orange nie opublikuje kodu dającego ekstra minuty lub wiadmości. Zabawa zostaje jednak przedłużona o 2 dni - do 17. maja.

Read more...

 

[qslazio]

синтаксис Verilog Netlist завершення відрізняється від HSPICE

Ви повинні зробити СТА і отримати SDF файлу і назад коментувати для Verilog Netlist
BTW: що робити інструментом моделювання пост ще VCS або VerilogXL

 

[etrobin]

Спасибо за ответ!
Я знаю, як зробити STA / Post-моделювання з Verilog SDF Netlist &!
Я просто хочу працювати HSPICE, але не мають уявлення про те, щоб ввести Netlist (. SP)?
Будь-який порадите??

etrobin

 

[Wein]

Ви можете використовувати Synopsys simulatiom nanosim ваш проект на базі приправ.

 

[rakko]

Найпростіший спосіб створення Spice Netlist з дизайну це читав її в каденцію віртуоза, а потім розповісти каденція писати Spice Netlist.Якщо у вас є доступ до каденції інструменту (icfb інструменту) і ви хочете це зробити, дайте мені знати, і я вишлю Вам процедуру для цього.

 

[kelvin_sg]

Коли ви HSPICE моделювання, ви повинні попросити
Місце & маршруту постачальника для Netlist CDL.Після того, як вони
робити P & R, розташування інструментів можна витягти кілька транзисторів
Моделі і дроту опір / ємність значення.
Ці значення використовуються для моделювання перехідних.

CDL Netlist відрізняється від Verilog.

 

[haosg]

Ви можете запустити starRC витягти паразитних, вона зазвичай є SPEF файлів, які схожі з спецій.
Ви можете запустити hsim або nanosim зробити суб-Spice рівня simulaiton.
Я думаю, що HSPICE також може читати файли, але симуляція буде занадто довгим.
для Digital Design, nanosim і hsim достатньо.

 

[markty]

Так як і хочуть зробити пост моделювання, я думаю, U може витягти Netlist від компонування.

 

[tony_taoyh]

Я раджу два методи, надія корисною для Вас.
(1) Якщо Вам необхідна точна результат, то вам потрібно буде скористатися GDS зробити видобуток RC, а потім використовувати
Сгенерирована RC HSPICE Netlist робити моделювання транзисторів рівні.

(2) Якщо вам просто потрібно запустити моделювання HSPICE, без високих вимог на точність.Після цього ви можете використовувати "nettran" (в Heculus) або "v2lvs" (в калібру) для перетворення Verilog Netlist в Netlist HSPICE.Щоб зберегти точність, деякі CShunt можуть бути додані згідно з технологією, яка використовується бібліотеки.

Удачи ...