Як створити засувки / скидання сигналу в конвеєрному АЦП?

N

nxing

Guest
Привіт всім, я проектуванні конвеєрних АЦП з 1.5bit на сцені і я за допомогою динамічного порівняння. Система складається з двох непересічних годинник для роботи належним чином. Тим не менш, я не знаю, як для створення засувки / скидання сигналу компаратора. Чи може хто-небудь дати мені кілька порад? (Мій systme майже відповідно до структури тезу Томаса Чо в Берклі). Спасибо
 
Ви можете посилатися на Або дисертації. У Берклі, це мати більше інформації для годин nooverlap
 
В принципі, клямка дозволяє в момент вибірки фазі ... І скидання повинні бути інші навпаки ... Засувка період не повинен тривати до тих пір, поки вибірки імпульсів, але й набуває право один за компаратор буде врегульовано. Крім того, не зіпсувати, якщо ви використовуєте для пінг-понгу архітектури. З повагою,
 
Спасибі за вашу відповідь хлопців! Shiowjyh, не могли б ви сказати мені, що пінг-понг архітектури і що в ньому особливого? Спасибо!
 
Пінг-понг архітектури зазвичай використовується в газопровід високого швидкості A / D конвертер ... Його час перетворення буде п * годинник, п одно ваш трубопровід стадії. В принципі, кожен етап має представляють як зразок і утримувати в певному без перекриття годинник ... Це також означає, що вам потрібно два однакових включенні конденсатори ... Також зверніть увагу на наступне посилання ... http://www.elecdesign.com/Articles/ArticleID/4869/4869.html З повагою,
 
Використання тактового генератора для всіх фаз. Зазвичай працюють на рідкому тактового генератора генерувати 6 фаз все nonoverlap. Дві фази визначити момент вибірки, а дві інші трохи більше для врегулювання з підсилювачів. Останні два фіксатора фази, які мають свою позицію між instante відбору та закінчення врегулювання фази (зазвичай працюють на рідкому 1-3 нс). Це necessay для Гарантія, що замок не порушує момент вибірки будь-який шум тому удар. Бастос
 
Привіт Бастос Спасибі за відповідь. прихильність моя тимчасова діаграма, Ви можете мені допомогти з'ясувати, чи дійсно це правильно? З повагою,
 
Відбір проб фаз і клямка правильно, але рішення фаза зазвичай нарощує до кінця засувки фази guarantie Contant сигнал з enougth час для порівняння. Дайте без перекриття на всіх етапах, принаймні 200ps. Добре Бастос удачі
 
Таким чином, в основному, етапі засувку і врегулювання етап не без overlanpped. Чи не так? З повагою
 
У мене є одне питання, як можна вирішити на період часу, коли замок або клямка буде час почнеться? . Давайте говорити 20 нс (час вибірки = 10 нс, час збереження = 10 нс), це період часу, то, коли б на початку клямка час вибірки час? Компаратор приймає рішення в цій засувки, і я думаю, що це рішення повинні зберігатися до залишку розрахований на цій стадії, або продовжити latch1 до кінця HOLD1. Будь ласка, повернутися до мене. Спасибо заранее.
 
Насправді, я зробив засувку фази становить майже половину довжини витримки (затримка близько 5 нс), які дають достатньо часу для вирахування підсилювач оселитися з остаточним значенням. Сподіваюся, що це корисно! З повагою,
 
Але якщо і заглянути в схему динамічного компаратор, як тільки latch1 стає рівним нулю, вихід компаратора переходить в VDD level.So, ми повинні зберігати і роздрібна компаратора виходу. Дайте мені знати, що ви зробили. [/I]
 
Ви можете поставити тригер на виході компаратора і зберігати його значення, коли засувка знаходиться високо. Я ставлю D-FF і вона працює.
 
Так, етап засувку і врегулювання етап не без перекривається. Засувка тривалість тільки час компаратора, щоб вирішити, і, як правило 1-2 нс або навіть менше у високій швидкості АЦП. Компаратор має засувку на її виході відьма містити значення до наступного сигналу засувки. Це означає, що ви могли б спробувати на тригер засувку після засувку фази знижується. Добре Бастос удачі
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top