Як створити довідкову таблицю з MATLAB на базі ПЛІС в Verilog?

[Amir.B]

привет дорогою всіх ... У мене є вектор складається з синус і косинус valus (комплексних експонент) в MATLAB. Як створити довідкову таблицю з цього значення в Verilog? Я знаю, що слід використовувати блок-RAM, але я не знаю, як написати Verilog код. ласка, допоможіть мені. значення, що надається в 4096 × 1 вектор в MATLAB. Я думаю, що 4K оперативної пам'яті повинно бути використано, це вірно? Будь ласка, допоможіть ...

 

[Amir.B]

Будь ласка, дайте відповідь мені ...

 

[yx.yang]

Будь ласка, дайте відповідь мені ...

Привіт, ви ідею права. У той час як Verilog не те ж саме, як MATLAB, вам потрібно трохи знань про Verilog і цифрового дизайну і ПЛІС.

 

[kirill]

використовувати VHDL / Verilog шаблонів мови у вашій системі. Для прикладу Xilinx ISE має хороший набір шаблонів HDL синтезу (лічильники, блок пам'яті, ...). якщо ви знаєте трохи Verilog я буду understande. Блок двоканальної оперативної пам'яті: параметр RAM_WIDTH =; параметр RAM_ADDR_BITS =; (* RAM_STYLE = "{AUTO | Блок | BLOCK_POWER1 | BLOCK_POWER2}" *) р [RAM_WIDTH-1: 0] [(2 ** RAM_ADDR_BITS) -1:0]; р [RAM_WIDTH-1: 0] [RAM_ADDR_BITS-1: 0], [RAM_WIDTH-1: 0] / / Наступний код є лише необхідним, якщо ви хочете, щоб ініціалізувати RAM / / вміст через зовнішній файл (використовуйте $ readmemb для двійкових даних) початкову суму в розмірі readmemh ("",,,); завжди @ (posedge) починати якщо () []

 

[Amir.B]

Величезне спасибі дорогою Кирило, за вашу увагу ...

 

[kirill]

я відчуваю невеликий сарказм у вашому реченні

 

[Amir.B]

Ні, ні, ніколи ... Ваше керівництво було настільки корисно для мене, я кажу це серйозно ... Дякую ще раз!