Як спроектувати диференціальних підсилювачів для NMOS пройти заснований LDO

S

sushmitasri

Guest
Я працюю на дуже малій потужності на чіпі LDO. Я не можу використовувати чіп з кришкою так що я збираюся з NMOS транзисторів пройти. Хоча вона матиме високий відсіву я можу жити з цим в даний час, макс струм навантаження складе близько 2 мА і регулюється вихід близько 1,2 з 1,8-2В харчування. Я хотів би зрозуміти етапи проектування, щоб з'ясувати які архітектури піти с для різн. Підсилювача і як з'ясувати, що одержати для розробки його.
 
... Я не можу використовувати чіп з кришкою так що я збираюся з NMOS транзисторів пройти.
Не обов'язково: див. [URL = "http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?arnumber=1233757"] роботі [/URL].
Я хотів би зрозуміти етапи проектування, щоб з'ясувати які архітектури піти с для різн. Підсилювача і як з'ясувати, що виграш у конструювати його для
Там немає Зокрема підсилювача змін. архітектури потрібно. Основні є синхронізація нулю Скасування (від струму) вихідний полюс (див. документ ранку). Необхідно отримати - як завжди - в залежності від необхідної точності вихідної напруги.
 
Дякуємо за допомогу. Я буду дивитися в документи і відповісти назад, якщо у мене є додаткові питання.
 

Welcome to EDABoard.com

Sponsor

Back
Top