Як розробити таку PLL: OCXO відстеження PP1S з GPS

[Danielye]

Нижче наводиться архітектура PLL
Введіть Довідка -> PP1S з GPS приймачем двигуна: час accuracy500ns
Фазового детектора -> RS-тригер JK-небудь інший вид ПД в FPGA
Loop пропускання фільтра -> узкополосних цифрових фільтрів, смуга настроюваний,
ЦАП -> За FPGA Δ-δ ЦАП, шим режимі
VCO -> високий стабільний OCXO 10MHz

Ці питання полягають в наступному,
1.Що порівняння частоти краще?1Hz або 2KHz
2.які фази детектор краще в цьому випадку?
3.Як я можу гарантувати, що PP1S вихід (з OCXO виробництва поділені на 10M) суміщений з PP1S від GPS, коли PLL закритий.Іншими словами, стійкий етап помилка дорівнює нулю.Це залежить від PD детектора або порядок петлі фільтр?

 

[echo47]

У SRS PRS10 це милий невеликий рубідій стандарту частоти, що замки на 1PPS и генерирует 10MHz.Я один,
все працює чудово.Отримайте допомогу і яким чином вони це роблять:
http://www.thinksrs.com/products/PRS10.htm