Як отримати глибокі сигнали ієрархія у верхньому особи в NC-VHDL?

[roger]

У Verilog ми можемо використовувати сигнальний провід = top.module1.module2.signal, в ModelSim ми можемо використовувати init_signal_spy ("../.../ сигналу ", signal1); Але в NC-VHDL як ми отримали внутрішній сигнал, а не використання портів? Допоможіть будь ласка

 

[roger]

посмотреть PDF ncvhdl.pdf C: \\ Program Files \\ Cadence Систем \\ LDV \\ DOC \\ ncvhdl ncvhdl.pdf утиліти nc_mirror

 

[sajeev_antony]

Я скачав signal_spy packeg від model.com. может у PLS, поясніть мені, куди помістити ці файли і як його використовувати. [Цитата = Роджер] в Verilog ми можемо використовувати сигнальний провід = top.module1.module2.signal, в ModelSim ми можемо використовувати init_signal_spy ("../.../ сигналу ", signal1); Але в NC-VHDL як ми можемо є внутрішній сигнал а не за допомогою портів? Допоможіть будь ласка [/ цитата]

 

[roger]

як використовувати його додати бібліотеку Бібліотека заголовок modelsim.lib, використання modelsim_liob.util.all; ... ... почати init_signal_spy ("??/??/??"," signal_name ", 0); ви canrefer до керівництва користувача ModelSim