Apr 26, 2000 #1 T tsehonkit Guest Я збираюся написати 4 рівня сірого РК-водій в Verilog. Лі хто-небудь інформацією з цього приводу?
Apr 26, 2000 #2 E ek74 Guest Подивіться на цю посилання: H ** P: / / www.e.kth.se/ ~ e93_daw/vhdl / H ** P: / / www.fpgacpu.org/ H ** P: / / www.lug-kiel.de/links/details/hdl.html H ** P: / / www.opencores.org/ H ** P: / / www.free-ip.com/ H ** P: / / www.us.design-reuse.com/EXCHANGER/exchanger.html H ** P: / / opencollector.org / H ** P: / / www.geocities.com/SiliconValley/Pines/6639/openhw.html
Подивіться на цю посилання: H ** P: / / www.e.kth.se/ ~ e93_daw/vhdl / H ** P: / / www.fpgacpu.org/ H ** P: / / www.lug-kiel.de/links/details/hdl.html H ** P: / / www.opencores.org/ H ** P: / / www.free-ip.com/ H ** P: / / www.us.design-reuse.com/EXCHANGER/exchanger.html H ** P: / / opencollector.org / H ** P: / / www.geocities.com/SiliconValley/Pines/6639/openhw.html
