Як зменшити Over-стріляти і стріляти заступник проблеми?

[muthukumar_ece2004]

Привіт, Over-стріляти і стріляти заступник ефект в основному відбуваються в цифровому ворота, іноді це може вплинути на шум край воріт, і навіть пошкодити внутрішні FET воріт IC. Моє питання полягає в тому, щоб зменшити або уникнути цього над і під пагонів ефекти в цифровий Gate ІС?

 

[chuckey]

Взаємозв'язків, міні-лінії електропередачі, якщо припиняється з хвильовим опором не буде більше / менше пагонів. Френк

 

[BradtheRad]

Викиди мабуть, неминучі при передачі швидкого зміни струму через ІС. Spec листи часто мають графік вихідних імпульсів з перерегулирование / недоліт. Вимоги IC робочому стані, що через конденсатор живлення контакти знизить колючі переходів. FET входи мають певні обмеження, щоб вони не смажити.

 

[muthukumar_ece2004]

Спасибі за ваш повтори, Bradtherad, викиди неминуче, його OK. Але ми можемо зменшити його, чи не так? Як це зробити! Chuckey, я не говорю з лінією передачі, я обговорювати зі стріляниною ефектів на виході цифрового IC. Добре, залиште його. Якщо порівняти його з опором характеристик, то ми можемо уникнути ефекту зйомки. Як узгодити його у ворота IC? Чи можете ви дати нам приклад?

 

[muthukumar_ece2004]

Я думаю, ми можемо ввести деякі серії опором для зменшення стріляють проблеми. Але це може вплинути на швидкість наростання сигналу! Чи так це? Так як швидкість наростання вихідної напруги залежить від частоти сигналу, але опір не могло вплинути на частоту в будь-якому випадку!

 

[FvM]

Існують два основні види передач відповідність імпедансу лінії, джерело сторона (серії припинення) та на стороні навантаження (паралельно припинення). Як ви можете легко побачити, припинення джерело серія є кращим, тому що вона не вводити додаткові потужності, що розсіюється.

Моє питання полягає в тому, щоб зменшити або уникнути цього над і під пагонів ефекти в цифровий Gate ІС?

Питання не зовсім ясно. Без ліній деяких відстань між воротами, не перерегулирование буде відбуватися. Цифрові ІС, однак, часто ultilizing вихідний опір драйвера (шляхом регулювання транзистор області) для узгодження імпедансів. Ви, наприклад, програмована сила дисків відповідно вихід серії припинення (інше слово для одне і те ж) в FPGA і CPLD останніх. Але штучні вихідний опір збільшує затримку логіки і часу наростання / спаду з ємнісними навантаженнями, тому він не хотів в будь-якому випадку. Це не розумно забезпечує від 50 до 80 Ом необхідні, щоб відповідати звичайним несиметричний друкованої плати з логікою мікросхеми загального призначення, тому що вони будуть сповільнюватися з ємнісний навантаженням. Якщо програмована сила диск не варіант, припинення зовнішнього серії повинні бути розглянуті.

 

[muthukumar_ece2004]

Питання не зовсім ясно. Без ліній деяких відстань між воротами, не перерегулирование буде відбуватися.

ммм ... так що ви сказали перерегулювання і недоліт проблеми виникають у ворота ІС у зв'язку з ліній електропередачі. Але в той час я була розроблена в більшості ворота ІС, є ж ефект існує у виході з воріт IC навіть не дроти, підключені від воріт. ой .... тепер я отримую думати настрій на "те, що є джерелом викиду і недоліт?" Звідти, де вона існує? Через цього ефекту зростає із збільшенням в діапазоні частот!

 

[FvM]

Я думаю, що ви повинні бути більш чітко установку обладнання інтересів. Питання було розміщено в "Analog Circuit Design" форуму. Тому я не буду чекати ГГц дизайн IC проблема в першу чергу. Звичайно, з'єднувальні лінії всередині IC повинні розглядатися як лінії вище певної частоти, наприклад, для довжини> λ/20 .. λ/10. Якщо ви маєте на увазі зовнішню проводку мікросхем на друкованих платах, та викид може відбутися. Похмуро, якщо ви не вважаєте характер лінії інтерконекту слідів і ланцюзі індуктивності. Нарешті, говорячи тривіальний факт. Ви отримаєте правило, викиди у вашому осцилографі сигнал з сигналом про порушення зондування. Це не primarly проблема схемотехніки, однак.