Як додати у блокнот DC автоматично?

[seasonyangd]

Хто-небудь може розповісти мені про те, як додати майданчику розташована в блокнот бібліотек автоматично при синтезі з Synopsys DC?

 

[jeck]

Існує одна команда insert_pad в Synopsys.Ви можете використовувати його для вставки колодки.Але це не рекомендується в Synopsys, вам краще додати самі - написання файлів в тому числі і ваші основні, колодки клітин.

 

[ͳ]

Я намагаюся в цей час проходять.
Це
обов'язково повинен бути спосіб зробити в FPGA синтезу DC.
Тому я знайшов велику частину інформації reguard в insert_pad все
від Xilinx FTP / Web.У можете знайти його у своїй мережі.
До речі, я знайшов багато межа при цьому автоматично вставити колодки.
У повинні дотримуватись цього GUID-лайн.
1.Назва ур колодки модуль інтерфейсу сигнали в цьому правилі
Сигнал з / на майданчику починається з одного префікса, наприклад.pxxx і
уникати інші сигнали з / в основні починаються з префікса в одному й тому ж
характер.
Тоді ви можете робити set_port_is_pad з wildscard світі P *.
2.У перевірте ур колодки бібліотека в першу чергу.У повинні слідувати його функції клітин і
Сцепляющій полярності.на Ex.високий або низький активний дозволити sensity.Інакше DC
буде перевести на один додати Інвертований буфера чи скарги не підходить до клітині карти.
3.Після insert_pad, спробуйте скомпілювати його.Якщо подивитися netlist, які Gtech
компонент.

 

[seasonyangd]

Дякуємо вам за відповідь.Так, моя бібліотека необхідність тобою конфігурації для задоволення функції, але я не знаєте, як це зробити.Чи можете ви сказати мені?

 

[ͳ]

SPECIAL_PAD = GPDB35V
INPUT_PAD = PDIZ
INPUT_SCHM_PAD = PDISZ
PULLH_PAD = PDU04TZ
OUTPUT_PAD = PDT08TZ
INOUT_PAD = PDB08TZ

current_design = "килимок"
set_port_is_pad (P0_7, P0_6, P0_5, P0_4, P0_3, P0_2, P0_1, P0_0)
set_port_is_pad (P1_7, P1_6, P1_5, P1_4, P1_3, P1_2, P1_1, P1_0)
set_port_is_pad (P2_7, P2_6, P2_5, P2_4, P2_3, P2_2, P2_1, P2_0)
set_port_is_pad (P3_7, P3_6, P3_5, P3_4, P3_3, P3_2, P3_1, P3_0)
set_port_is_pad (sfr_data, rom_data, rom_addr)
set_port_is_pad (test_mode0, test_mode1, test_rd, test_wr, test_RW_dir)
set_port_is_pad (RST, PassCrystalFun, dma_req, addr_len, sel_xtal_ring)
set_port_is_pad (sfr_wr, sfr_rd, sfr_rw_dir, sfr_addr)
set_port_is_pad (rom_oe, load_ok, core_clk_out, fail_delay_out, ALE, MemoryMap)

set_pad_type точні INPUT_PAD (test_mode0, test_mode1, test_rd, test_wr, test_RW_dir);
set_pad_type точні INPUT_PAD (PassCrystalFun, dma_req, addr_len, sel_xtal_ring);
set_pad_type точні INPUT_SCHM_PAD RST ()
set_pad_type точні OUTPUT_PAD (sfr_wr, sfr_rd, sfr_rw_dir, sfr_addr);
set_pad_type точні OUTPUT_PAD (rom_oe, load_ok, core_clk_out, fail_delay_out, ALE, MemoryMap);
set_pad_type точні INOUT_PAD (sfr_data, rom_data, rom_addr)
set_pad_type точні INOUT_PAD (P0_7, P0_6, P0_5, P0_4, P0_3, P0_2, P0_1, P0_0)
set_pad_type точні PULLH_PAD (P1_7, P1_6, P1_5, P1_4, P1_3, P1_2, P1_1, P1_0)
set_pad_type точні PULLH_PAD (P2_7, P2_6, P2_5, P2_4, P2_3, P2_2, P2_1, P2_0)
set_pad_type точні PULLH_PAD (P3_7, P3_6, P3_5, P3_4, P3_3, P3_2, P3_1, P3_0)

insert_pads
компіляції map_effort мед-verify_effort низьким

 

[seasonyangd]

Спасибо еще раз.Я прочитав сценарій, який ви минуле.Але я думаю, що тільки додати у блокнот DC.Я зробив так.DC завжди говорять, що "P2A" не використовувати,
то не мають функції.Я думаю, тому що наші бібліотеки введення /
виводу необхідно конфігурації для задоволення наших потреб.Як я можу зробити?

 

[farmerwang]

НЕ автоматично вставити колодки використовувати DC,
зробіть це самі!

 

[Ramo]

Включити використання колодки
О.К. ... це саме ...

Все найкраще!!
Ramo

<img src="http://www.edaboard.com/images/smiles/icon_lol.gif" alt="Смеющийся" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_lol.gif" alt="Смеющийся" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_lol.gif" alt="Смеющийся" border="0" />