Як визначити Generated годин в DC?

[jinruan]

Привіт хлопці
Я не можу визначити мій Generated годинники в ДК, в чому причина?
Наприклад, clk_i є входом годинник, і clk_o є внутрішнім годинником була розділена яких 256 по clk_i.

Я використовую таку команду
create_generated_clock (freq_div / clk_o)-clk_o ім'я джерела clk_i-divide_by 256

але результат показує, що він не може знайти clk_o у верхній конструкції і команди не вдалося.

 

[news]

Read more...

 

[horzonbluz]

Привіт, мій милий друг.
Ви повинні встановити годинник сгенерирована наступним чином:
create_generated_clock-ребра (first_edge last_edge second_edge) \
джерела [get_ports clk_i] [get_pins clk_o]
1.Необхідно вказати контактну ім'я генерувати годинами.
2.Не вказуйте ім'я годинами.Це є причиною того, що ваші налаштування отримати помилку в DC.

 

[haosg]

Ви повинні використовувати [get_pins frq_div / clk_o].

 

[jinruan]

ОК, я думаю, що це таке
Але помилка показує, що freq_div / clk_o не може бути
Пошук у верхній конструкції.
говорить, що документально підтверджено, глобальна змінна "access_internal_pins" повинно бути істинним, щоб контактна доступу (за замовчуванням FALSE), але я не можу знайти. synopsys_dc.setup "файли в $ СИНОПСИС директорії установки, (це так дивно, мої О.П. є Unix sparcos5).

 

[horzonbluz]

. Synopsys_dc.setup файл можна написати самостійно.Таким чином, ви можете змінити цю змінну у вашому. Synopsys_dc.setup файлу.

 

[jinruan]

Я визначити змінну в моїй. Synopsys_dc.setup файлу, як показано нижче:
access_internal_pins = "True",
але я до сих пір не можуть знайти мережу або шпильки в подмодуль.

 

[floatgrass]

Try This
get_pins freq_div / clk_o

якщо не можете знайти цей PIN-код, тільки шлях не праві.