Які BlockRAM в FPGAs?

A

aasif

Guest
Я XCV300 Xilinx FPGA і я хочу побудувати близько 6400 даних Регістру кожен з 8 бітів.

1.Чи можу я використовувати BlockRAM для цієї мети?
2.Які BlockRAMs?
3.Як ми можемо використовувати BlockRAM?
4.Як ТМП можуть бути використані для цієї мети?

Спасибо заранее.

 
Будь ласка, перевірте на посилання нижче!

http://www.fpga4fun.com/HowFPGAsWork.html

сподіваюся, що це допомагає

 
Підказка.
Що конфiгуруються логічний блок (CLB), містить одно-порт або подвійний порт RAM.Це ОЗУ
розповсюджуються по всій FPGA і зазвичай називається "розподіленої пам'яті", щоб відрізнити
з блоку пам'яті.Розподілена RAM швидко, локалізована, і ідеально підходить для невеликих буфер даних,
FIFOs, або зареєструйтесь файлів.

 
Але як це може бути використано BlockRAM?
тобто 6400 даними регістрів кожен з 8 битами.

 
В @ ltera, Є Мег (в) зони, ми можемо використовувати його напряму.Може бути, Xilinx можуть мати одну й ту ж функцію.

 
aasif писав:

Але як це може бути використано BlockRAM?

тобто 6400 даними регістрів кожен з 8 битами.
 
Я просто ставить це питання ще раз.Як я силу будь-яких узагальнення інструментом для використання
в блок пам'яті, замість використання розподіленої пам'яті's.Я використовую наставника
в Precision RTL.Він має можливість по використанню розподіленої пам'яті, але я шукаю протилежний варіант.Спасибо,

Nauman

 
nashafi писав:

Як я силу будь-яких узагальнення інструментом для використання в блок пам'яті, замість використання в розподіленої пам'яті?
 
Звичайно ви можете використовувати Заблоковані Рама для цієї мети.Пошук столи використовуються як distibuted RAM в xilinix Spartan 3.Кожен з CLB складається з 64 - бітного один порт RAM або 32 біт подвійний порт RAM, які рівномірно розподілені по всій FPGA.

З моменту свого рівномірно розподілені це називають розподіленими RAM.

Розподілена RAM швидко локалізовано, і може бути використана для невеликих bufferings.Це розподіленими RAM присутня в кожному з CLB себе.ЛПТ в рамках CLB здійснюється за допомогою SRAM.There 2 * ТМП в SLICEM блок з одним,
які використовуються для читання / WRITE порту, а інший використовується тільки для читання порт.Перший запис у 16X1 SRAM, а інший пише самостійно.Оскільки читати писати операція відбувається незалежно Розподілені цієї
пам'яті значно швидше.

Це поширене RAM підтримує два типи пам'яті, з яких один порт, а інший порт DUAL RAM.

Один порт: -
читання /
запис операції

Подвійний порт: - Прочитайте та операції читання / записуІснує також вбудований блок
пам'яті 16K.ДРУКОВАНІ НПЧ великого блоку
пам'яті Dual перенести з одного Читання та запис порт, так що я думаю ви не вміють читати і писати в той же час, як і те, що ви могли б у розподіленої пам'яті. (Я може бути неправильно Поправьте мене, якщо я), це може бути одна вагома причина, чому розподіленого ОЗУ швидше, ніж блок пам'яті.

VHDL і Verilog логіка синтезу інструменти, такі, як Xilinx Сінтез Tool (XST) і Synplicity Synplify, висновок блоку
пам'яті заснований на апаратній описав.У Xilinx ISE проекту Навігатор включає шаблони для виведення блоку
пам'яті в вашому дизайні.Для використання шаблонів у рамках проекту Навігатор виберіть Редагувати!Мова шаблони меню, а потім виберіть VHDL чи Verilog,
а потім синтез шаблони, ОЗУ від вибору дерева.Нарешті, вибір надаєте розподіленої RAM шаблону.

Я завантажений шаблон для блоку пам'яті, який ви можете використовувати в Xilinx ISE і спробувати реалізувати.

Я сподіваюся, що це може допомогти вам.

Примітка: - * SLICEM: - складається з LOGIC / ПЗУ розповсюдив RAM регістр зсуву
Вибачте, але вам необхідно увійти в акаунт це вкладення

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top