Який регіон проходить циклічно (LDO) повинно бути?

A

asgg

Guest
Привіт, я проектування схеми LDO.Для того щоб придбати більше вихідний струм (100мА), я роблю W / L пропуск елементу PMOS 6000 / 1.Але коли РС великих, тобто вихідний струм дуже малий (наприклад, 1UA), пропуск елементу PMOS відсікає або працює в лінійній області.
Отже, який регіон проходити PMOS елемента має бути?Все в насиченні (вихідний струм 100mA і 1UA)?

Спасибо!

 
при важкому навантаженні, пропуск елементу в лінійному регіону, так як напруга в воротах дуже низький

коли струм отримують менше, напруги на затворі буде вище, і, нарешті, перевал елемента буде отримати у насиченні

 
Це не потрібно тримати прохід транзистора бути в СБ районі, справді, реальний LDO означає низьку випадають, це означає, що VDS пропуск транзистора дуже мала, тому він працює в лінійному регіоні більшу частину часу.

 
asgg пише:

Привіт, я проектування схеми LDO.
Для того щоб придбати більше вихідний струм (100мА), я роблю W / L пропуск елементу PMOS 6000 / 1.
Але коли РС великих, тобто вихідний струм дуже малий (наприклад, 1UA), пропуск елементу PMOS відсікає або працює в лінійній області.

Отже, який регіон проходити PMOS елемента має бути?
Все в насиченні (вихідний струм 100mA і 1UA)?Спасибо!
 
Якщо PMOS пас транзистора прийде в лінійному регіоні (високий струм навантаження), то петлі посилення буде отримати загвинчується і, отже, регулювання навантаження отримаєте screwed.How багато чого буде отримати загвинчується залежить від посилення петлі на воротах PMOS ( петля отримати за винятком посилення етап PMOS).

 
Спасибі вам усім!
Але, скоріше навпаки,and saturation when load current is very large(100mA).моя моделювання показують PMOS пас транзистор (M6) отримати в лінійній або відрізати області, коли струм навантаження дуже мала (1UA)
і насичення, коли струм навантаження дуже великі (100mA).

VIN є 3,3 В і Vout є 1.8V.VIN є постійною, тому VDS від PMOS постійна 1.5V.будь-яка проблема в моїй схемі?
Вибачте, але Ви повинні увійти для перегляду цієї прихильності

 
asgg пише:

Спасибі вам усім!

Але, скоріше навпаки,

and saturation when load current is very large(100mA).

моя моделювання показують PMOS пас транзистор (M6) отримати в лінійній або відрізати області, коли струм навантаження дуже мала (1UA)
і насичення, коли струм навантаження дуже великі (100mA).VIN є 3,3 В і Vout є 1.8V.
VIN є постійною, тому VDS від PMOS постійна 1.5V.
будь-яка проблема в моїй схемі?
 
surianova пише:asgg пише:

Спасибі вам усім!

Але, скоріше навпаки,

and saturation when load current is very large(100mA).

моя моделювання показують PMOS пас транзистор (M6) отримати в лінійній або відрізати області, коли струм навантаження дуже мала (1UA)
і насичення, коли струм навантаження дуже великі (100mA).VIN є 3,3 В і Vout є 1.8V.
VIN є постійною, тому VDS від PMOS постійна 1.5V.
будь-яка проблема в моїй схемі?
 
surianova пише:asgg пише:

Спасибі вам усім!

Але, скоріше навпаки,

and saturation when load current is very large(100mA).

моя моделювання показують PMOS пас транзистор (M6) отримати в лінійній або відрізати області, коли струм навантаження дуже мала (1UA)
і насичення, коли струм навантаження дуже великі (100mA).VIN є 3,3 В і Vout є 1.8V.
VIN є постійною, тому VDS від PMOS постійна 1.5V.
будь-яка проблема в моїй схемі?
 
Привіт asgg,
Якщо ви просите регіоні роботи trnsistor проходити без інформації про напругу живлення і ваш регулюється напругою, не ONW може дати вам правильну відповідь.
Якщо у вас є 3.3V в якості вхідних даних і потрібно 1.8V в якості висновку, можна використовувати також як NMOS пас транзистора залежить від того, є backbias номер для вашого NMOS.Він міг би дати вам швидкий час відгуку.
Чи ви .35 U технології, якщо так, ви могли б мати меншу довжину ваш пропуск транзистора, мінімальні.
Якщо у вас є 6000 як W / L співвідношення до початкового тільки 1 мкА поточного пристрою повинен бути в обрізання.Якщо ви говорите, вона знаходиться в лінійній області, то ваш Vds <vdsat або Vds <Vgs-V, і це виглядає дуже дивно для мене.Швидше я хотів би просити Вас повернутися до вашого дизайну.Вона повинна бути в обрізання.

 
surianova пише:surianova пише:asgg пише:

Спасибі вам усім!

Але, скоріше навпаки,

and saturation when load current is very large(100mA).

моя моделювання показують PMOS пас транзистор (M6) отримати в лінійній або відрізати області, коли струм навантаження дуже мала (1UA)
і насичення, коли струм навантаження дуже великі (100mA).VIN є 3,3 В і Vout є 1.8V.
VIN є постійною, тому VDS від PMOS постійна 1.5V.
будь-яка проблема в моїй схемі?
 
ambreesh пише:

Привіт asgg,

Якщо ви просите регіоні роботи trnsistor проходити без інформації про напругу живлення і ваш регулюється напругою, не ONW може дати вам правильну відповідь.

Якщо у вас є 3.3V в якості вхідних даних і потрібно 1.8V в якості висновку, можна використовувати також як NMOS пас транзистора залежить від того, є backbias номер для вашого NMOS.
Він міг би дати вам швидкий час відгуку.

Чи ви .35 U технології, якщо так, ви могли б мати меншу довжину ваш пропуск транзистора, мінімальні.

Якщо у вас є 6000 як W / L співвідношення до початкового тільки 1 мкА поточного пристрою повинен бути в обрізання.
Якщо ви говорите, вона знаходиться в лінійній області, то ваш Vds <vdsat або Vds <Vgs-V, і це виглядає дуже дивно для мене.
Швидше я хотів би просити Вас повернутися до вашого дизайну.
Вона повинна бути в обрізання.
 
Якщо ви використовуєте NMOS пропуск елементу, проблема зникла б
В іншому випадку, якщо ви хочете, щоб ваші LDO може поза покласти від 100mA до 1UA, безумовно, вона буде працювати на лінійному ділянці, коли навантаження досить великаasgg пише:

Привіт, я проектування схеми LDO.
Для того щоб придбати більше вихідний струм (100мА), я роблю W / L пропуск елементу PMOS 6000 / 1.
Але коли РС великих, тобто вихідний струм дуже малий (наприклад, 1UA), пропуск елементу PMOS відсікає або працює в лінійній області.

Отже, який регіон проходити PMOS елемента має бути?
Все в насиченні (вихідний струм 100mA і 1UA)?Спасибо!
 
Для низьких відсіву, у важкій навантаженням, пропуск елемента, можливо, в лінійній області.Для посилення на високих проходити етап елементу, то в області насичення.

 
suria3 пише:surianova пише:surianova пише:asgg пише:

Спасибі вам усім!

Але, скоріше навпаки,

and saturation when load current is very large(100mA).

моя моделювання показують PMOS пас транзистор (M6) отримати в лінійній або відрізати області, коли струм навантаження дуже мала (1UA)
і насичення, коли струм навантаження дуже великі (100mA).VIN є 3,3 В і Vout є 1.8V.
VIN є постійною, тому VDS від PMOS постійна 1.5V.
будь-яка проблема в моїй схемі?
 
І чому LDO?Ви droping-Out 3.3-1.8 = 1.5V, що занадто багато, і, як уже було сказано, чому на диску такий маленький струм.

Якщо ви використовуєте NMOS пас транзистора, то ваша схема буде типовий лінійний регулятор, і ці роботи в рамках мінімального відсіву близько 1.5 (тільки те, що у вас є), ваші споживана потужність буде такою ж, але у вас не буде проблемами ви зіткнулися до цих пір.

Знову ж таки, я не зовсім розумію, яке навантаження ви бажаючим джерело.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top