Що це позначення VHDL значить?

F

frznchckn

Guest
Мої колеги і я намагаємося розшифрувати код деяких постачальників, і ми просто не знайомі з деякими з цих позначень:
Code:
 постійна MY_CONSTANT: std_logic_vector (4 downto 0): = std_logic_vector (to_unsigned (16 # 0 #, 5)) ;
Що таке другий знак # тут? Я знайшов [URL = http://www.vhdl.renerta.com/mobile/source/vhd00041.htm] VHDL - літерал [/URL] про "базові буквальному". Може хтось, може бути, далі пояснювати base_literal позначення? based_literal:: = # бази based_integer [. based_integer] # [показник] Дякую.
 
Мабуть, 16 є базовою і 0 based_integer. Доля та експоненти опущені, так як це дозволяє граматичних.
 
Чи буде показник буде на базу? Таким чином, для даного прикладу: 16 ^ показник з 16 є базою?
 
Я не впевнений, але я думаю, що ви називаєте база 0, і 16 числення (тобто шістнадцятковій системі). Поправка: я мав на увазі це 0h * 16 ^ ехр. Я можу помилятися, але.
 
його найбільш корисним можливості для представлення цілих чисел у вигляді шістнадцяткових чисел!
 
істинної WTF є що їм необхідно представляють значення 'нулю' в шістнадцятковому замість десяткової. (Якщо це була лише один рядок в купу, і всі інші рядки дійсно мало сенс для Hex: 16 # 4 #, 16 # 8 #, 16 # C #, 16 # F #, і т.д.)
 

Welcome to EDABoard.com

Sponsor

Back
Top