Що робити зі маю на увазі дизайн для перевірки

H

harshad

Guest
Що робити зі маю на увазі дизайн для перевірки
 
Я пропоную дві книги для ознайомлення. 1. Написання тестовий: функціональна перевірка HDL моделей 2.Principles піддаються перевірці RTL дизайн: функціональний стиль програмування підтримки процесів контролю в Verilog
 
DFV є саме поняття моди. Я використовував для участі в семінарі Synopsys trageted на перевірку. Вони advacate SystemVerilog для реалізації DFV ідея.
 
Спасибі за відповіді, марно. Увага!
 
Де я можу знайти цю книгу "тестовий Письмо: функціональна перевірка HDL моделей" дякую
 
Це в основному перевірки RTL (Chip) з використанням стандартних методів verifiction шляхом створення стенди в ПЛ (мова Апаратні перевірка).
 
"Система-на-чіпі перевірки - методологія та методи" є корисна книга для вас
 
В цілому проект, процес перевірки буде коштувати 60% від проекту, тому дизайн для перевірки виграшу. найкращими побажаннями [цитата = Харшад] Що робити зі маю на увазі дизайн для перевірки [/ цитата]
 
книги і дуже добре - але я Рекомендувати цю книгу для вас --- якщо ви newboy Ви можете прочитати цю книгу, а потім прочитати <testbench пісьменной>
 
Я пропоную дві книги для ознайомлення. 1. Написання тестовий: функціональна перевірка HDL моделей 2.Principles піддаються перевірці RTL дизайн: функціональний стиль програмування підтримки процесів контролю в Verilog який книгах? PLS поділитися ними! спасибі!
 
Де я можу знайти книгу "Система-на-чіпі перевірки - методологія та методи"?
 
[Цитата = mopengfei] книгу і дуже добре - але я Рекомендувати ця книга для вас --- якщо ви newboy Ви можете прочитати цю книгу, а потім прочитати <письмово testbench> [/ цитата] Я теж Цікавлюся DFT / DFV. Дайте мені знати, де я можу отримати ці книги. Чи є ці книги?
 
[URL = http://www.edaboard.com/viewtopic.php?t=72070&highlight=writing] письмовій testbench [/URL] [URL = = http://www.edaboard.com/viewtopic.php?t=62902&highlight systemonachip] Система-на-чіпі перевірка [/URL]
 
Коротше кажучи, ви повинні створити свій testbench і вектори в paralle з вами RTL дизайн, і вам необхідно створити кілька ДОДАТКОВО логіки для самостійного тестування. ДПФ компілятор також буде корисна для остаточної перевірки.
 
Я думаю, що RTL з добре закодовані структурні затвердження якийсь DFV
 
Доброго дня, я хотіла б задати питання? У чому різниця між дизайн для перевірки і за допомогою сценаріїв (TCL, Perl) для перевірки?
 
Це може означати або, дизайну, який повинен бути перевірений, або це може означати створення перевірки навколишнього середовища, тобто письмово поведінкових моделей і генерація тестового шаблону, так як для перевірки тестованого пристрою.
 
Дизайн для перевірки стає дизайнерів, які пишуть RTL використовувати твердження, documenation, коментарі, осмислені імена сигнал, який dont зміни, як вони йдуть вгору і вниз по ієрархії, та інших передових методів, щоб зробити перевірку дизайн простіше і швидше. Це також допомагає дизайн повторного використання, теж.
 
Я думаю, DFV означає, що необхідно розглянути питання перевірки, навіть якщо ви проектуєте крім того, коли ви почнете перевірку
 

Welcome to EDABoard.com

Sponsor

Back
Top