Що з transistormodel неточність у avanced технології?

[Guest]

Matchasm пише:

В даний час я проектуванні реальних продуктів в сучасний стан CMOS процесу великої компанії.Я на самом деле не зазирнути до книги у наш час, тому що я знаю вихід опорів і один основний формули насичення напам'ять:Id = 1 / 2 * му * рульової * W / L * (VGS-V) ^ 2

 

[Guest]

Гаразд, я думаю, що я зробив помилку початківців, не використовуючи опцію пошуку ...

Я знайшов цікаві роздуми про свої проблеми в наступному розділах:
http://www.edaboard.com/viewtopic.php?t=115036&highlight=transistor parameters accuracy
http://www.edaboard.com/viewtopic.php?t=103519&highlight=transistor parameters accuracy

Хоча я міг би використовувати деякі додаткові oppionions в цьому питанні.Я ніколи не думав, що аналогова схема дизайну буде набагато проб і помилок.Але я вважаю, що ладити з технологією всього лише перший крок у житті дизайнера аналогових ІС.

Спасибі!