T
tiger_shark
Guest
Привіт,
Я беру участь у проекті, який використовує Xilinx S3-1500.Він високий годинник 108 МГц, і ми бачимо, що годинник буде є цілий шматок шпор на нього, спеціально 54,27 МГц, які генеруються всередині FPGA використанням МКСМІС.Моє питання: Як ви думаєте, це може бути походить від перехресних перешкод між годинник дерево і логіки в FPGA на такій швидкості?
Будь-які коментарі з цього питання буде оцінили.
Regards-TS
Я беру участь у проекті, який використовує Xilinx S3-1500.Він високий годинник 108 МГц, і ми бачимо, що годинник буде є цілий шматок шпор на нього, спеціально 54,27 МГц, які генеруються всередині FPGA використанням МКСМІС.Моє питання: Як ви думаєте, це може бути походить від перехресних перешкод між годинник дерево і логіки в FPGA на такій швидкості?
Будь-які коментарі з цього питання буде оцінили.
Regards-TS