ШІМ і один біт ЦАП в Verilog

[semesu]

Привіт,
У мене є проект по Verilog PWM в мові програмування."ШІМ і один біт DAC".Мета цього проекту полягає в перетворення цифрових даних в аналогову.Ihave знайти коди.
Я використовую Xilinx Spartan 3E Kit

Модуль PWM (CLK, PWM_in, PWM_out);
введення CLK;
вхід [7:0] PWM_in;
вихідний PWM_out;

REG [8:0] PWM_accumulator;
Завжди @ (posedge CLK) PWM_accumulator <= PWM_accumulator [7:0] PWM_in;

призначити PWM_out = PWM_accumulator [8];
ENDMODULEАле, в кодах PWM акумулятор згадується і існує команда це "PWM_accumulator <= PWM_accumulator [7:0] PWM_in;" Я не розумію, чому ця команда записана в програму і яку функцію PWM акумулятор?
Другий питання: Що таке частота дискретизації значить? Є деякі пояснення по Інтернету, але я не розумію їх.
якщо є нікого допомогти мені, то я буду радий.
спасибо
привіт

 

[Guest]

Кодекс є першою дельта-сигма порядку модулятора.

.

Вона включає в себе інтегратором відповідно сказав PWM_accumulator.Я бачу два варіанти: Вивчіть з текстом книги про дельта-сигма принцип або виконання чисельного моделювання з вхідними даними (ви можете це зробити, олівець і папір методом) і спостерігати за результатами.