B
Bulma
Guest
Привіт кожен перевірці інженерів!
Нещодавно я спробувати новий метод у письмовій формі випробувальний стенд.Замість того, щоб залишити контролю Reg / Array всередині кожного модуля, я приношу їм усім триматися разом поза верхнього модуля ядра (з метою економії мкм і, щоб вона виглядала як ASIC - мкм перебування за межами).У кожному модулі буде отримувати інформацію у вигляді посилання на TBmem.
Але проблема в тому, то бігти набагато повільніше (140%)!
Будь-яке 1 є якісь ідеї, чому ...?
Нещодавно я спробувати новий метод у письмовій формі випробувальний стенд.Замість того, щоб залишити контролю Reg / Array всередині кожного модуля, я приношу їм усім триматися разом поза верхнього модуля ядра (з метою економії мкм і, щоб вона виглядала як ASIC - мкм перебування за межами).У кожному модулі буде отримувати інформацію у вигляді посилання на TBmem.
Але проблема в тому, то бігти набагато повільніше (140%)!
Будь-яке 1 є якісь ідеї, чому ...?