Чому тип даних часу є 4-держави в системі Verilog?

[yourcheers]

Чи є тіло має ні найменшого уявлення про те, чому тип даних TIME 4-держави в системі Verilog. Це має сенс мати "Логіка", "Reg" і "Ціле" 4-держава. Але чому час?

 

[dave_59]

час Тип даних є синонімом рег [63:0] Це як це було визначено в Verilog, яка була тільки 4-державного значення. Спочатку час і число були не-розміру, так що реалізація може вибрати розміри, які є оптимальними для конкретної реалізації, однак пізніше вони були зафіксовані на 64-біт в IEEE. SystemVerilog введена 2-державного значення, але не міг змінити визначення час для зворотної сумісності.

 

[yourcheers]

Привіт Дейв Rich, спасибі за пояснення. Єдині люди, які були свідками еволюції SV можете відповісти на це. Дякуємо за допомогу.