Чи є необхідність синхронізації скидання тут?

[jan2008]

У моїй конструкції, ФАП і Clock Divider скидаються по rstn, годинники дільника підключений до PLL продукції, clk_a / clk_b / clk_c створюються по годинах розділювач.Чи повинен я використовувати rstn безпосередньо в модулях синхронізований clk_a / clk_b / clk_c, або синхронізацію rstn з clk_a / clk_b / clk_c, виробляючи rstn_a / rstn_b / rstn_c і використовувати їх для модулів синхронізований відповідні годинник?Коли необхідно скинути бути використані ресінхронізацію?

 

[archillios]

Я думаю, вам все ще потрібно скинути синхронізації.Rstn не гарантується бути синхронізовані з годинником PLL вихідний.

 

[raul_777_h]

Я думаю, що проблема полягає ширина rstn плюс.Є кілька випадків:
1.rstn voilated для відновлення або видалення час.
2.Навіть якщо скинути synchrinized.якщо плюсом є надто вузьким, clk_a / clk_b / clk_a не може зразку.

Таким чином, я думаю, ви повинні переконатися, що rstn плюс досить широкий.