Чи система verilog майбутньому??

[³]

Привет
Система verilog тепер statndardized і навантажень промисловості підтримки.Оскільки це буде HDVL
С. В. proceeed для заміни стандартних verilog / VHDL в дизайні?Буде
С.В. поступово замінити Віра і Specman / E в якості мови для перевірки?Будь ласка, поділитися своїми думками з цього ..

Спасибо
Вівек

 

[Nandy]

Verilog настільки успішними, що багато компаній створюють свої власні ефективної ВРАП потік по ньому.Якщо
С.В. показує набагато сильніше mulse, я не бачу великого переходу відбудеться в найближчому майбутньому.

Nandy
www.nandigits.com
Netlist Debug / ОЕС в графічному режимі.

 

[yeewang]

Я згоден з nandy.
Я особисто думаю, systemC буде більш світлого майбутнього для його вільного моделювання та купа хлопців працювати над нею в OSCI, вона може бути легко прийнятої інженерів програмного забезпечення, він має гарний
зв'язок між різними рівнями абстракції і т.д.

BTW, nandy, я спробував ваш інструмент небагато, це GUI виступив ТЗ або що-н.?Я думаю, що це гарний початок, але і як комерційний EDA, ще належить зробити.

 

[nanako]

вона дійсно повинна залежати від того, як постачальник EDA натиснувши на SystemVerilog.За специфікацією поодинці systemverilog можуть замінити Віра, specman як перевірка мову, але все EDA постачальників здійснювати всі ці функції, як і раніше, ще одне питання.

 

[Nandy]

Привіт Yeewang

Дякуємо за використання GOF.Я, як і раніше, додаючи все більше і більше функцій.І tunning вгору GUI інтерфейс, який знаходиться в Tk.Я б appericiate якщо ви вказати які-небудь поліпшень.

Спасибо.

Nandy
www.nandigits.com
Netlist Debug / ОЕС в графічному режимі.

 

[xworld2008]

Я думаю, система verilog краще, ніж віра, в електронній перевірки, becase Віра, Е є одним з моделювання, а тепер мають
м'які каденцію на поставку системи verilog

 

[bansalr]

Система verilog безперечно буде попереду в перевірці домену.Вона також залежить від постачальників EDA підтримки.Оскільки люди комфортно з тим verilog системи Veilog, безумовно, мають перевагу над propritery мова як e.

Але ми не можемо порівняти його з SystemC.З systemC буде вивчати цілком нові
домену, який є ESL.and systemC буде мати більше переваг у вивченні executibale специфікації моделей і біт контролю теж.

Як я вже зробили обстеження на ESL інструментів.Майже всі галузі ESL інструменти підтримки systemC в тієї чи іншої сторони.

 

[aji_vlsi]

Nandy писав:

Verilog настільки успішними, що багато компаній створюють свої власні ефективної ВРАП потік по ньому.
Якщо С.В. показує набагато сильніше mulse, я не бачу великого переходу відбудеться в найближчому майбутньому.Nandy

www.nandigits.com

Netlist Debug / ОЕС в графічному режимі.

 

[nagraj]

aji_vlsi писав:Nandy писав:

Verilog настільки успішними, що багато компаній створюють свої власні ефективної ВРАП потік по ньому.
Якщо С.В. показує набагато сильніше mulse, я не бачу великого переходу відбудеться в найближчому майбутньому.Nandy

www.nandigits.com

Netlist Debug / ОЕС в графічному режимі.

 

[vizpal]

Багато компаній почали перехід на СВ.Одна хороша причина полягає в тому, що -> підтримує дизайн та контролю.Але це займе дуже багато часу, щоб стабілізувати ...

<img src="http://www.edaboard.com/images/smiles/icon_exclaim.gif" alt="Воскліцательний" border="0" />Хто знає, що якщо якісь речі краще відбувається в період?

 

[sanjay11]

Система verilog добре, але не може замінити "е", як це більш сучасні, потужні.
але це безкоштовно.

 

[modelsim62c]

sanjay11 писав:

Система verilog добре, але не може замінити "е", як це більш сучасні, потужні.

але це безкоштовно.

 

[vikas_lakhanpal27]

Ніхто не може передбачити майбутнє anyones!
Дозволяє бачити Ват відбувається ..

 

[moorhuhn]

Система Verilog на мою думку, вже зараз Nr.1.Це SW незалежних постачальників і, таким чином, SW продавців дуже мотивованим запропонувати купу корисних бібліотеки безкоштовно.
(Див. ПТрМ з наставників - підтримав
С.В. и SystemC, нещодавно OVM з наставників та каденції - підтримка тільки
С.В. (!))

Я б не рекомендував починати з нуля
С.В. від повторного використання без яких-небудь LIB.Це не схоже на Verilog або VHDL можна просто почати грати і отримати розумні результати в розумні строки.