Чи можете ви допомогти мені для аналізу цієї схеми

[Jenifer_gao]

Привіт All:

Я роблю аналіз схем зчитування для CMOS-датчик зображення, що показано в додатку.Регулюючи скидання і воріт передачі сигналу, сигнал скидання сигналу і фото можна перейти до C1 в різний час.Якщо ми припустимо, що транзистор вище С2 включений по-перше, застосовуючи amp_reset, а потім де-активними.Скидання воріт передача включена пізніше.Нарешті ворота передачі сигналу включена.Як показано в додатку остаточного виходу з цієї схеми: Vreset - Vsignal
і воно задовольняє:

Vreset - Vsignal = (C1/C2) (сигнал - Reset) Ref

Я намагався отримати це рівняння, але мені не вдалося, якщо хто-небудь може показати мені, як його отримати.Спасибо.

Jenifer
Вибачте, але Ви повинні увійти для перегляду цієї прихильності

 

[Guest]

Что-то не в порядку схему.Два аналогових передач воротами в паралельний і тому один є зайвим.Може бути, треба йти до землі, а не в якості вхідного сигналу.

 

[Radiohead]

Я згоден.Крім того, це повинен бути включений конденсатора ланцюга.В іншому випадку будуть компенсовані струми Nuke операційного підсилювача додаток Гм етапі.

 

[hanjiemy]

Я думаю, це виглядає як єдиної клітинно АЦП.
t1 t2 C1 Ref C2 зачекайте ...

 

[cetc1525]

це цікаво schematic.it може зменшити зміщення входу.

 

[amraldo]

Ура допомогою корелюється douple метод відбору проб
немає жодної проблеми у використанні двох передач Гейтс як вони працюють байдужі рази
Ура схеми посилення негативних підсилювача
буде краще, якщо і відправити часу діаграми вхідного & вихідний

 

[eda4you]

Я спроектував один раз SC Int з двома перемикачами (передача воріт) паралельно.Reson те, щоб прискорити врегулювання час (включається) і після швидкої стадії відстоювання одну вийшов у той час як інші перемикач (менше одного), як і раніше.через деякий час він отримав також Off.Підстава цієї дивної конструкції було зменшенням заряду ін'єкцій (менше W * L транзистора менший ефект)