Хто може сказати мені відмінності між двома ливарному ж 0.5um процесу CMOS!

M

macaren

Guest
Наприклад, у мене один IP який розроблений на основі процесу TSMC 0.5um CMOS, і тепер я хочу, щоб дизайн нового чіпа, який буде тасьмою з в отн, так що я бродити процес розриву між ними, хто може мені сказати? лише мала різниця?
 
Як ви сказали трохи, і я побачив велику різницю в пасивних компонентів. (Pirting від TSMC у Санкт-65нм)
 
Спасибі, Мілад, якщо я не змінювати TSMC CMOS 0,5 мкм структурі, тільки зробити макет verificaiton (ДРК). , А потім Тапа цю Disign в отн, хто може оцінювати продуктивність чіпа?
 
Там буде відмінностей у правилах ДРК основному незначні. Набагато важливіше було б відмінності в необхідних шарів tapeout, логічні операції і потік карти: наприклад, в TSMC наявність певних верств повністю пригнічує автоматичної генерації зв'язаних шарів TSMC зазвичай вимагає tapeout з обох п і р імплантатів в той час як IBM похідним N імплантатів. .. Дуже легко отримати марно шматок кремнію тому. Навіть зміна ДПК або дизайн будинку для ливарного ж достатньо, щоб зіпсувати повністю ваш tapeout.
 
Краще спочатку перевірити відображення шару, перш ніж йти вперед зі стрічкою з .. і набір правил може бути різна .. Не рекомендується йти вперед з вашим планом без ретельної перевірки.
 

Welcome to EDABoard.com

Sponsor

Back
Top