Хто може мені допомогти?

G

Guest

Guest
Як коді Verilog програмі отримати залишок, але він повинен бути синтезовані з використанням дизайну компілятор?
для examle: 16-розрядні дані розділити 150?
Спасибо!!

 
Я вважаю, що два кодексу в цьому посиланню Ви зможете:
http://larc.ee.nthu.edu.tw/ ~ hhwu / divider.htm

 
Ви можете Descript його з behavial таких як:
Дані [15:0] 150%;

 
Ви можете Descript його з behavial таких як:
Дані [15:0] 150%;
Це може бути не синтезувати допомогою постійного струму?

Спасибо!

 
Це behavial Опис травня синтезувати DC, якщо мали хороші resourcde DesignWare, ви можете отримати на кращий результат

 
HI
Я намагаюся завантажити код, але я не можу це зробити.
спасибо

 

Welcome to EDABoard.com

Sponsor

Back
Top