G
Guest
Guest
Як коді Verilog програмі отримати залишок, але він повинен бути синтезовані з використанням дизайну компілятор?
для examle: 16-розрядні дані розділити 150?
Спасибо!!
для examle: 16-розрядні дані розділити 150?
Спасибо!!