У мене є питання про затримку #!

[Guest]

Хоча я імітувати мій дизайн, я зустрів деякі неприємності.

У моєму RTL коду (Verilog), є # затримка заяви, як, як показано нижче.призначити # 1 DMAReady = iDMAReady;На хвилі Viewer, DMAReady сигнал невідомого значення.

Чи було у Вас досвід про це, друзі?
Чи має пов'язані інструменту вибір?

FYI,
Я використовую
Verilog-HDL як RTL-код,
ncverilog як компілятор,
Верді і як тренажер.

Plz допоможіть мені!

Спасибі за читання мого поста!
Вибачте, але Ви повинні увійти для перегляду цієї прихильності

 

[news]

Redakcja magazynu Control Engineering Polska ma zaszczyt zaprosić Państwa do udziału w drugiej edycji bezpłatnego seminarium Roboty przemysłowe, które odbędzie się 11 maja 2011 roku w hotelu Kyriad Prestige w Warszawie.

Read more...

 

[quan228228]

PLS видалити ваш МКП * директорію у вашому каталозі моделювання, а потім запустити знову.

Це не ваш код несправності.Це просто помилка для NC-Verilog.колись ви повинні видалити старі файли і каталоги породжені попереднім моделювання.Девід

 

[Guest]

Я знайшов причину # затримка не працює.

Якщо ми використовуємо # затримка, ми державам час як # 1, # 30 і т.д.
Але якщо ми не описує графік, ncverilog не може вирішити, скільки разів його затримку.Тому ми повинні описати, як, як показано нижче.`строки 1ns/10ps або іншу одиницюУ всякому разі, дякую вам за вашу допомогу, Девід.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Посмішка" border="0" />

 

[nileshprasad]

Спасибо! ..Даніель