Узгоджені чистої довжини для DDR RAM, шина даних адресної шини V в

[abaz]

Привіт всім Я намагаюся маршрут пару DDR ​​чіпів пам'яті для процесора, в даний час всі мої дані лінії відповідають за довжиною і адресних ліній також macthed один до одного, однак мою адресу лінії в два рази до тих пір, як мій лінії передачі даних . Чи буде це дати мені часу проблеми, наприклад, встановлення і час утримання і т.д. .. У моєї лінії передачі даних повинні бути узгоджені в довжину моєї лінії адреси?

 

[loosemoose]

див. додаток відзначає тут, може бути корисно: http://www.icd.com.au/articles/DDRx_AN2010.pdf Див також Jedec.org для DRRx специфікації. Я вважаю, що вони вільні.

 

[marce]

Деякі попередні теми: http://www.edaboard.com/thread38386.html http://www.edaboard.com/thread162136.html http:/ / www.edaboard.com/thread218559.html

 

[abaz]

Дякуємо за посилання, хлопці, схоже, мені потрібно турбуватися більше, ніж просто відповідність чистої довжини ...