Терміново: про компіляції проблеми в QuartursII 5,0

[Guest]

Шановні все,

У мене є питання про швидку compiation проблеми в Quarturs II 5,0.Після того як я створити випробувальний стенд для перевірки зсувних регістрів, я завжди отримаєте помилки сказав:

"Помилка: Не вдається синтезувати поточний дизайн - дизайн не містять ніякої логіки
......"

Але, власне, і зсувних регістрів був екземпляр у випробувальний стенд як компонент і порт на карті.І обидва LFSR_generic і LFSR_testbench в проект під назвою lfsr_testbench.

Я не знаю чому вона все complianing цієї проблеми.Будь-який дати мені які-небудь ідеї?

Я використав MaxPlusII кілька років тому, і це перший раз я використовую Quarturs.

Я надаю моєї VHDL код.

Велике спасибі.
Вибачте, але Ви повинні увійти, щоб переглянути це вкладення

 

[echo47]

Це не відповідь, але, можливо, це буде корисно ...

Ваш HDL здається, нормально.LFSR_GENERIC синтезує і маршрути штрафом у Xilinx ISE 8.1.Вибачте, що я не маю QuartusII спробувати.
Будьте впевнені, ви не випадково синтезу випробувальний стенд.

 

[nand_gates]

Якщо ур намагається синтезувати випробувальний стенд ви отримаєте повідомлення про помилку.Тому що ур
випробувальний стенд не має вхід / вихід шпильки.Я думаю, ви хочете, щоб sythesize
LFSR разом з його випробувальний стенд??Тоді це не правильний спосіб зробити це.
Ура випробувальний стенд повинні CLK, скидання в якості входів і test_status штирьков як висновок
вказують на тест статусу.Ура поточного випробувальний стенд, не синтезуються.Ви не можете
генерувати години всередині FPGA!

 

[vcnvcc]

Я думаю, у приймають VHDL файл дизайн стенду ..