R
rush3k
Guest
Будь-які ідеї або пропозиції для реалізації цього в цифровій логіки?
Спроба вирішити найменш компонентом техніки для реалізації цих схем
M
mister_rf
Guest
Спробуйте так:: посмішка: Якщо це необхідно мати обох випадках ми можемо змінити, див. діаграму.
R
rush3k
Guest
Mister_rf спасибі за Вашу відповідь. Ваша схема з ДФФ припускає, що ми завжди будемо про ~ 4 імпульсів? Я не зміг би вказати, що у нас є невідоме число імпульсів ... Я зацікавлений в розумінні того, як реалізувати для обох. Я грав з технікою, з SR-клямка ... фіксацією по передньому фронту, а потім перехід на "високий стан", так що вихід залишається на високому рівні ..., але це все ще під слідством. Будь-які подальші ідеї вітаються ... спасибі!
A
alexan_e
Guest
Ось чому ви повинні детально пояснити, що ви хочете. У цьому випадку є тільки ескіз з чотирма імпульсами і другого імпульсу з тривалістю чотирьох годин і ви запитали, як це здійснити, природно, ви отримали відповідь на саме це. Тому не поспішайте, коли ви задаєте питання і писати те, що ви хочете, ніхто не може здогадатися, що вашій фактичної потреби. З повагою Олексій
R
rush3k
Guest
Зрозумів. Дякуємо.
M
mister_rf
Guest
Іноді всі деталі важливі. : Посмішка: див додаються приклади.
R
rush3k
Guest
Так, я провів найкращу якість зображення та описи. Те, що я намагався виразити в тому, що ширина вихідного імпульсу повинна сягати від першого наростаючого фронту до останнього задньому фронту як я показав на картину. Мені шкода, що не уявляє це кращий спосіб: /
M
mister_rf
Guest
Ви не можете поставити на практиці схему слідувати цьому опису. Якщо ми використовуємо невідома кількість імпульсів, як же ви можете передбачити, коли прийшов час сигнал зупинитися?
F
FvM
Guest
Можливо cicrcuit з Аналогічна поведінка retrigerable розтягування імпульсу monoflop. Але, звичайно, вихідний імпульс повинен перевищувати Останнє зниження вхідного перевагу, якийсь час суму. Сподіваюся, пояснення mister_rf стало ясно в цьому відношенні. [URL = http://images.elektroda.net/15_1309464787.png]
[/URL]