Сканування ланцюг Inserter в структурних джерел VHDL

[nima_1980]

Я написав CAD інструментом, який вставляє Scan ланцюга в структурних джерело VHDL.Додаткову інформацію можна отримати:

http://mehr.sharif.edu/ ~ karimpour
Вибачте, але Ви повинні увійти для перегляду цієї прихильності

 

[omid219]

Німа
Є купа файлів з не README або документ, щоб показати, як встановити та використовувати його?
Pls дати деякі рекомендації.

 

[nima_1980]

Я підготую англійська документ як soosn наскільки це можливо.

 

[SXG]

Не могли б ви дати Видання, яке підтримує Verilog HDL?
спасибо